数字频率计论文.docx
《数字频率计论文.docx》由会员分享，可在线阅读，更多相关《数字频率计论文.docx（18页珍藏版）》请在冰豆网上搜索。
数字频率计论文
数字频率计论文
安徽工贸职业技术学院
毕业论文（设计）
论文题目：
数字频率计
姓名：
陈红
专业：
生产过程自动化
指导教师：
李言武
提交日期：
2009年4月
数字频率计
摘要：
在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、分密切的关系，因此频率的测量就显得更为重要。
测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。
电子计数器测频有两种方式：
一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法，如周期测频法。
直接测频法适用于高频信号的频率测量，间接测频法适用于低频信号的频率测量。
本文阐述了用VHDL语言设计了一个简单的数字频率计的过程。
【关键词】周期；EDA；VHDL；数字频率计；波形仿真；
1）
2）
3）集成电路的类型很多，从大的方面可以分为模拟电路和数字集成电路2大类。
数字集成电路广泛用于计算机、控制与测量系统，以及其它电子设备中。
一般说来，数字系统中运行的电信号，其大小往往并不改变，但在实践分布上却有着严格的要求，这是数字电路的一个特点。
数字集成电路作为电子技术最重要的基础产品之一，已广泛地深入到各个应用领域
VHDL（VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage,超高速集成电路硬件描述语言）诞生于1982年，是由美国国防部开发的一种快速设计电路的工具，目前已经成为IEEE（TheInstituteofElectricalandElectronicsEngineers）的一种工业标准硬件描述语言。
相比传统的电路系统的设计方法，VHDL具有多层次描述系统硬件功能的能力，支持自顶向下（ToptoDown）和基于库（LibraryBased）的设计的特点，因此设计者可以不必了解硬件结构。
从系统设计入手，在顶层进行系统方框图的划分和结构设计，在方框图一级用VHDL对电路的行为进行描述，并进行仿真和纠错，然后在系统一级进行验证，最后再用逻辑综合优化工具生成具体的门级逻辑电路的网表，下载到具体的CPLD器件中去，从而实现可编程的专用集成电路的设计。
数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。
随着复杂可编程逻辑器件的广泛应用，以EDA工具作为开发手段，运用VHDL语言。
将使整个系统大大简化。
提高整体的性能和可靠性。
4）数字频率计的设计
频率计的结构包括一个测频率控制信号发生器、一个计数器和一个锁存器
（1）测频率控制信号发生器
设计频率极的关键是设计一个测频率控制信号发生器，产生测量频率的控制时序。
控制时钟信号clk取为1Hz，2分频后即可查声一个脉宽为1秒的时钟test-en，一此作为计数闸门信号。
当test-en为高电平时，允许计数；当test-en由高电平变为低电平（下降沿到来）时，应产生一个锁存信号，将计数值保存起来；锁存数据后，还要在下次test-en上升沿到哦来之前产生零信号clear，将计数器清零，为下次计数作准备。
（2）计数器
计数器以待测信号作为时钟,清零信号clear到来时,异步清零;test-en为高电平时开始计数。
计数是以十进制数显示,本文设计了一个简单的10kHz以内信号的频率机计，如果需要测试较高的频率信号，则将dout的输出位数增加，当然锁存器的位数也要增加。
（3）锁存器
当test-en下降沿到来时，将计数器的计数值锁存，这样可由外部的七段译码器译码并在数码管显示。
设置锁存器的好处是显示的数据稳定，不会由于周期性的清零信号而不断闪烁。
锁存器的位数应跟计数器完全一样。
VHDL语言程序如下：
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYfreqIS
PORT（fsin:
inSTD_LOGIC;
clk:
INSTD_LOGIC;
dout:
OUTSTD_LOGIC_VECTOR（15DOWNTO0））;
ENDfreq;
ARCHITECTUREoneOFfreqIS
SIGNALtest_en:
STD_LOGIC;
SIGNALclear:
STD_LOGIC;
SIGNALdata:
STD_LOGIC_VECTOR（15DOWNTO0）;
BEGIN
PROCESS（clk）
BEGIN
IFclk'eventANDclk='1'THENtest_en<=NOTtest_en;
ENDIF;
ENDPROCESS;
clear<=NOTclkANDNOTtest_en;
PROCESS（fsin）
BEGIN
IFclear='1'THENdata<="0000000000000000";
ELSIFfsin'eventANDfsin='1'THEN
IFdata（11DOWNTO0）="100110011001"THENdata<=data+"011001100111";
ELSIFdata（7DOWNTO0）="10011001"THENdata<=data+"01100111";
ELSIFdata（3DOWNTO0）="1001"THENdata<=data+"0111";
ELSEdata<=data+'1';
ENDIF;
ENDIF;
ENDPROCESS;
PROCESS（test_en,data）
BEGIN
IFtest_en'eventANDtest_en='0'THENdout<=data;
ENDIF;
ENDPROCESS;
ENDone;
仿真图形
（图形在相册里面）
结语
本文介绍了使用VHDL语言设计数字频率计的方法，并下载到CPLD中组成实际电路，这样可以简化硬件的开发和制造过程，而且使硬件体积大大缩小，并提高了系统的可靠性。
同时在基本电路模块基础上，不必修改硬件电路，通过修改VHDL源程序，增加一些新功能，满足不同用户的需要，实现数字系统硬件的软件化
1.1数字频率计
（1）数字频率计是一种十进制数字显示被测信号频率的数字测量仪器，它的基本功能是测量正弦信号、方波信号、尖脉冲信号以及其他各种单位时间内的物理量，因此，它的应用十分广泛。
频率的概念是单位时间里的脉冲个数。
如果用一个定时时间T控制一个闸门电路，在时间T内闸门打开，使被测信号fx通过闸门进入计数器电路对fx的买进行计数，则由计数器的值Nx即可求得被测信号的频率fx：
fx=Nx/T
若取T为1s则,fx=Nx，也就是计数器的计数值即被测频率。
T称为门时间，T除了通常取1s外，根据被测信号的范围也可以取0.1s、0.01s或几秒，这样求得的Nx值必须乘以10、100或除以若干倍后，才能得到所求的fx。
根据上述思路，可画出频率计的电路原理框图（数字频率计由4部分组成：
可编程的计数锁存、译码显示系统、石英晶体振荡器及多分频系统、带衰减器的放大整形系统和闸门电路）
（2）高精度测频方案
按一般测频方案制作的测频电路在输入信号很低和很高时，会出现较大的误差。
如果被测频率低到几赫兹时，计数值多1或小1都会造成百分只几十的误差；而由于被测信号和闸门脉冲的不同步很容易出现丢失脉冲的情况。
图7.6.2
（1）所式的被测电路方案在理论上无论信号频率的高低如何都能获得同样的测量精度。
其工作原理如图7.6.2
（2）所式
图中FF为D触发器，CNTA和CNTB为16位或32位带使能端的计数器。
测频开始前，清零信号使FD、CNTA、CNTB均为0状态。
然后，由于测频门控信号的高电平到来，对于D触发器而言，必须等到被测信号FX的上升沿到来Q端才会变为1，即ENA、ENB的上升沿与被测信号Fx的上升沿同步的，这时两个计数器才允许计数。
可见，仅当被测信号的上升沿到来才开始计数定时，两个计数器分别对被测信号Fx和标准频率信号Fs进行计数，两个计数器的状态值分别对应Nx、Ns。
一旦门控信号Gate变为低电平，也必须等到被测信号Fx的上升沿到来时，才会停止计数器计数，即关断计数器的使能信号也与被测信号的上升沿同步。
由于两个计数器在一次门控时间内打开的时间总是相等的，因此，（1/Fx）Nx=（1/Fs）Ns
得到Fx=（Fs/Ns）*Nx
正是由于被测信号的上升沿与计数器的使能端廷布，从而保证了测量精度不会发生脉冲丢失。
对于周期计算的基本操作与测频一直，被测信号的周期与标准频率信号的关系是
Tx=Ns/（Fs*Nx）
对于脉宽计算的操作可以先提取被测信号的高电平，在被测信号为高电平的持续时间内对标准频率信号进行计算，读得的计数值为Ns。
因此，被测信号的脉宽为Txh=Ns/Fs.
对于占空比的测量则应分别测出被测信号的高、低电平持续时间Txh和Txl,占空比的计算表达式为Txh/（Txh+Thl）*100%,即高、低电平持续是的比值，在已经求得高电平持续时间（脉宽Txh）的基础上,再求得低电平持续时间Txl,就可代入上式求占空比。
其实，经过换算可知道，占空比就是高、低电平持续时间内对标准频率分别计数值Nh、Nl的比值,即占空比为Nh/（Nh+Nl）*100%。
计数器CN1和CN2可以用中规模集成电路构成，也可以用CPLD/FPGA构成。
但要实现上述表达式的乘、除法运算，由于字位较长，若用CPLD/FPGA完成则许消耗较多的可编程器件资源。
如果用单片机与CPLD/FPGA结合，由单片机完成上述计算，发挥单片机运算功能强和可编程器件工作速度快的优势，能使系统的性能得到提高。
图7.6.3表示了这种方案的原理。
由单片机的P0接口读入可编程器件的取样数据，16位的被测信号数据、16位的标准频率信号数据分4次读入单片机，P20、P21的4组编码00、01、10、11分别对4次读入进行控制。
经过计算后得到的频率、脉宽、占空比值在单片机控制的数码管上进行显示。
单片机的P23、P24为可编程器提供另外4组选择信号，实现CPLD/FPGA的测试功能切换。
（3）测脉宽、占空比控制电路
不用单片机而全部用可编程器件实现时，需要有一个控制电路提取脉宽和占空比的信号。
图7.6.4是一个参考电路。
当控制信号X=1时，异或门将被测信号Fx取反，当X=0时，异或门没有对Fx产生作用。
当X为1时，电路的工作波形如图7.6.4
（2）所式，Q0在清0信号CLR过后的第一个Fx下跳沿到来时变为1，Q1在下一个Fx脉冲上升沿到来时变为1，Q2则在此脉冲下降沿变为1。
图7.6.5提供了一种以中小型规模数字构成的测频电路。
图中，双4选1的数据选择器74153用于对被测信号和标准频率脉冲信号进行选择，以改变电路的功能。
例如一路选择器选择的标准频率脉冲的高电平为1s，以此作为门控信号；另一路选择器则选取被测信号送到计数、译码、显示电路，这时显示器上读取的数据就是被测信号的频率。
4
片74LS90构成4位十进制计数器；74LS273为8位数据锁存器，每片能锁存两位十进制代码；74LS48为共阴七段译码器。
图中没有给出控制电路，控制逻辑电路应保证在每个闸门信号有效周期中完成一次计数、锁存以及清0计数器的完整过程，必须保证计数完成后应先锁存数据，然后清楚计数器的时序关系。
1.2设计目的
掌握数字频率计的设计、组装与调试方法。
数字频率计是用于测量正弦信号、矩形信号等周期性变化波形的工作频率的仪器，其测量结果用七段码数码管直接显示。
且它具有一定的扩展功能：
（1）具有自检功能，即当功能开关拔到自检状态时，能应用频率计内产生的信号检测仪器的测量误差和显示功能是否正确。
上节已经提及过。
（2）具有小数点自动移位功能，即能扩大测量量程。
第2章数字频率计的基本原理
上一章已经说过数字频率计的原理，阐述的也很详细。
现在分析组成部分的作用。
2.1衰减放大整形系统
衰减放大整形系统包括衰减器、跟随器、放大器、施密特触发器。
它将正弦波输入信号Vx整形成同频率方波V0，测试信号通过衰减开关选择输入衰减倍数，衰减器由分压器构成，幅值过大的被测信号经过分压器分压送入后级放大器，以避免波形失真。
由运算放大器构成的射级跟随器起阻抗变换作用，使输入阻抗提高。
同相输入的运算放大器倍数为（Rf+R1）/R1，改变Rf的大小就可以改变放大倍数。
系统的整形电路由施密特触发器组成，整形后的方波送入到闸门以便计数。
2.2石英晶体振荡器和分频器
石英晶体振荡器的振荡频率是4兆赫兹，经过分频器，输出频率的周期范围从1us-10s。
根据被测信号频率的大小，通过闸门时基选择开关选择时基。
时基信号经过门控电路得到方波，其正脉宽时间T控制闸门的开放时间。
2.3可控制的计数锁存、译码显示系统
本系统由计数器、锁存器、译码器、显示器、单稳态触发器组成。
其中计数器按十进制计数。
如果在系统中不接锁存器，则显示器上的显示数字就会随计数器的状态不停地变化，只有在计数器停止计数时，显示器上的显示数字才能稳定，所以，在计数器后边必须接入锁存器。
锁存器的工作是受单稳态触发器控制的。
门控波形B的下降沿使单稳态1进入暂态，单稳态1的上升沿作为锁存器的时钟脉冲。
锁存器在使能脉冲作用下，将门控信号周期T内的计数结果存储起来，并隔离计数器对译码显示的作用，同时把所存储的状态送入译码器进行译码，在显示器上得到稳定的显示。
为了使计数器稳定、准确地计数，在门控脉冲结束后，锁存器将计数器结果锁存。
在单稳1暂态脉冲下降沿使单稳2进入暂态，利用单稳对计数器清0，清0后的旧书器又等待下一个门控信号到来重新计数。
2.4闸门电路
闸门电路由与门组成，该电路有两个输入端和一个输出端，输入端的一端接门控信号，另一端接整形后的被测方波信号。
闸门是否开通受门控信号的控制，当门控信号为高电平“1”时，闸门开启；而门控信号为低电平“0”时，闸门关闭。
显然，只有在闸门开启的时间内，被测信号才能通过闸门进入计数器，计数器计数时间就是咱们开启时间。
可见，门控信号的宽度一定时，闸门的输出值正比于被测信号的频率，通过计数显示系统把闸门的输出结果显示出来，就可以得到被测信号的频率。
2.5电子计数器测量周期
当被测信号频率比较低时，用测量周期的方法来测量频率比直接测量频率有更高的准确度和分辨率，且便于测量过程自动化。
该测量方法在许多科学技术领域中都得到普遍使用。
图11-1-3是用电子计数器测量信号周期T的原理方框图。
被测信号从B端输入，经放大整形电路变为方波，方波周期倍乘以作为时间闸门的门控信号加于闸门的一输入端。
时基信号通过开关S1选择加到闸门的另一输入端，时基信号周期为Tc,如果开关S2置1Tx位，则下述关系式成立：
Tx1=NTc
如果开关S2不是接1Tx,而是接kTx（k=10,100,1000），则有下式：
KTx=NTcTx1=kTx
Tx=NTc/k
周期倍乘的目的是增大N值，减小量化误差的影响，提高测量准确度。
2.6数字频率计的电路图及调试
a）电路图如下：
b）试要点：
加+5V的电源；用示波器检查晶振电路是否正常振荡；用示波器观察各闸门时间是否正确；用示波器观察单稳1和单脉2输出，弊病法使之正常工作；检查计数器、锁存器、译码器、显示器，并使之正常工作；2闸门送方波频率信号，检查频率计部分，使之准确计算频率；调节放大整形电路，使之输出合适的方波；整机联调，使频率计正确测频。
附录
1）单片数字频率计电路
10MHz频率计电路如图11-1-6所式。
该电路用ICM7216D并加一些元件组成
电路中用一块高精度晶体和恋歌低温系数电容构成10MHz并联振荡电路，其输出信号作时间基准频率信号，内部分频后产生闸门时间。
测量频率从28端输入。
用装换开关S6选择量程，即选择频率计的闸门时间是0.01s，0.1s，1s，10s。
用开关S6，S4和S5选择工作模式。
当S3接通时，将1端和VD0连接，电路允许外振荡输入。
当SW4接通时，将1端和VD3相联，则电路进入显示关闭状态，此时功耗低。
S5接通时，1端和VD7相连，电路处于显示测试状态，检查LED的模式。
S1为控制电路复位开关。
S2接通使使电路处于保持状态。
图11-1-6中，位输出用单线代表8根输出线。
着8根线的一端分别接到对应的LED公共阴极上，另一端对应排列接至D0-D7的引脚上。
同样七段与小数点输出也用单线代表8根输出线，其中七段A、B、C、D、E、F、G分别接在8个LED的相应段上，用VD7来表示过载。
为了防止ICM7216D的控制端1引入大电流产生的噪声，用一个R=10千欧和C=100pf的网络来滤波。
并接在晶振体两
端的22兆欧电阻用来给内部振荡电路提供直流反馈偏置，39pf电容用来微调晶振频率，频率输出
用1千欧的电阻保护。
芯片驱动电路输出15mA-35mA的峰值电流，所以在5V电源下可直接点燃发光二极管七段译码显示器。
ICM7216D用28支引出端双列知插式封装，如图11-1-7所示。
表11-1-2列出该器件实现外加控制功能的各控制端与输出端的连接方式。
参考文献
1、梁宗善.新型集成电路的应用----电子技术基础课程设计.武汉：
华中理工大学出版社，1998
2、徐建仁.数字集成电路应用与实验（第二版）.长沙：
国防科技大学出版社，1999
3、苏文平.新型电子电路应用实例精选.北京：
北京航空航天大学出版社，2000
4、余孟尝.数字嗲子技术基础简明教程（第二版）.北京：
高等教育出版社，1998
5、杨素行.模拟电子技术基础简明教程（第二版）.北京：
高等教育出版社，1995
6、张素文.高频电子线路（第三版）北京：
高等教育出版社，1995
7、胡见堂.全固态高频电子线路（第2版）.长沙：
国防科技大学出版社，1999
8、全国大学生电子设计竞赛组委员会编.全国大学生电子设计竞赛获奖作品精选（1994-1999）北京：
北京理工大学出版社，2003
9、第五届全国大学生电子设计竞赛组委员会编.全国大学生电子设计竞赛获奖作品精选2001年，北京：
北京理工大学出版社，2003
10、华中工学院电子教研室编.康华光主编.电子技术基础：
数字部分.修改版.北京：
高等教育出版社，1989
致谢
通过这次对数字频率计的设计，让我了解了数字频率计的相关知识，对电路图、原理有了更多方面的了解，也让我了解了关于数字频率计的设计原理。
有很多设计理念来源于实际，从中找出最适合的设计方法。
虽然本次课程设计是要求自己独立完成，但是，彼此还是脱离不了集体的力量，遇到问题和同学互相讨论交流。
多和同学讨论。
我们在做课程设计的过程中要不停的讨论问题，这样，我们可以尽可能的统一思想，这样就不会使自己在做的过程中没有方向，并且这样也是为了方便最后设计和在一起。
讨论不仅是一些思想的问题，还可以深入的讨论一些技术上的问题，这样可以使自己的处理问题要快一些，少走弯路。
多改变自己设计的方法，在设计的过程中最好要不停的改善自己解决问题的方法，这样可以方便自己解决问题
很感谢老师和同学的帮助，他们的指导才让我的毕业论文设计好，使我明白了只有互相帮助才可以完成一件事情！
谢谢他们！
升级会员 