数字电路整理综述.docx

1、数字电路整理综述数字电路整理（第五版）第一章 数字逻辑概论1、数字集成电路的分类依据电路的 构造特色 及其对 输入信号的响应规则 的不一样，数字电路可分为组合逻辑电路和时序逻辑电路。从电路的 形式不一样，数字电路可分为集成电路和分立电路从器件 不一样，数字电路可分为 TTL 和 CMOS 电路从集成度 不一样，数字集成电路可分为小规模（最多12 个）、中规模（99 ）、大规模(9999) 、超大规模 (1000000) 。2、模拟信号与数字信号模拟信号：时间和数值均连续变化的电信号，如正弦波、三角波等数字信号：在时间上和数值上均是失散的信号O t3、数字波形的两种种类第一种非归零型， 第二种归

2、零型（一个周期内必归零）4.重要参数（1）比特率 - 每秒钟转输数据的位数(2)周期性和非周期性（非理想）（3）脉冲宽度 (tw )-脉冲幅值的 50%的两个时间所超越的时间（4）占空比 Q - 表示脉冲宽度占整个周期的百分比（5）上涨时间 tr 和降落时间 tf - 从脉冲幅值的 10%到 90% 上涨降落所经历的时间 ( 典型值 ns )5、几种进制数及其变换二进制：以 2 为基数的计数体系（ B）（）十进制：以 10 为基数的计数体系（ D）（ 09）八进制：以 8 为基数的计数体系 (O) （ 07）十六进制：以 16 为基数的计数体系 (H) （09 、AF ）1)、十进制数变换成二

3、进制数：a.整数的变换：“展转相除”法 :将十进制数连续不停地除以 2 , 直至商为零，所得余数由低位到高位摆列，即为所求二进制数。 （ 2n-1.2 3 +2 2 +2 1+2 o）b.小数的变换：将十进制小数每次除掉上一次所得积中的整数再乘以 2，直到知足偏差要求进行“四舍五入”为止，便可达成由十进制小数变换成二进制小数。 （ 2-1+2-2+2-3+ ）2)、二 -十六进制之间的变换变换时，由小数点开始，整数部分自右向左，小数部分自左向右，四位一组，不够四位的添零补齐，则每四位二进制数表示一位十六进制数。3）、二 -八进制之间的变换变换时，由小数点开始，整数部分自右向左，小数部分自左向右

4、，三位一组，不够三位的添零补齐，则每三位二进制数表示一位八进制数。6、二进制的算术运算1）无符号数算术运算（注意商的运算）2）有符号的二进制数表示:二进制数的最高位表示符号位，且用0 表示正数，用1 表示 负数 。其他部分用原码的形式表示数值位。7、二进制数的原码、反码、补码补码或反码的最高位为符号位，正数为 0，负数为 1。当二进制数为正数时，其补码、反码与原码同样。当二进制数为负数时，将原码的数值位逐位求反，而后在最低位加 1 获得补码。若 n 位二进制的原码为N 原，则与它相对应的2 的补码为 N 补=2NN 原补码与反码的关系式N 补=N 反+1注意： 4 位二进制补码表示的数值范围为

5、-8+78、 8421BCD 码 2421BCD 码用 4 位二进制数来表示一位十进制数中的09 十个数码。9、格雷码无权码编码特色是：任何两个相邻代码之间仅有一位不一样。二进制码格雷码b3b2b1b0G3G2G1G000000000000100010010001100110010010001100101011101100101011101001000110010011101101011111011111011001010110110111110100111111000第二章逻辑代数与硬件描绘语言基础1、 逻辑代数（布尔代数）条件和结果的两种对峙状态分别用逻辑“1” 和“ 0”表示。2、逻辑命

6、题和逻辑变量1） .逻辑命题： 反应事物因果关系规律的命题。2） .逻辑变量： 决定事物原由和结果的变量。1 包含： 逻辑自变量： 决定事物原由的变量。 （输入变量 ）逻辑因变量： 决定事物结果的变量。 （输出变量 ）2 取值只有两种，即逻辑 0 和逻辑 1， 0 和 1 称为逻辑常量，其实不表示数目的大小，无大小、正负之分，而是表示两种对峙的逻辑状态。3、几种基本逻辑关系1）与运算与逻辑符号ALA&LBB表达式： L=A B=AB2）或运算3) 非运算或逻辑符号A 1ALBLB1A L A L表达式： L=A+B 表达式： L=A4) 与非运算 5）或非运算或非逻辑符号与非逻辑符号A 1A&

7、LLBBALALBB6）异或7）同或异或逻辑符号同或逻辑逻辑符号A=1LA=LBBALALBBL= ABL=A B4、已知真值表求函数式1.找出真值表中函数值为1的输入变量组合 ;2.将这些变量组合分别写成乘积项。乘积项中，凡变量值为 1 的因子写成原变量、为0 的因子写成反变量。3.将上述乘积项相加即可。5、逻辑代数的基本公式、定律1） .常量之间的关系：或运算：000011101111与运算：000010100111非运算：10012） .基本定律ABAB反 演（摩根定）：ABABA0AA11律理0-1 律：1AA00A自等律： AAAA AA复原律：AAA BB A(AB)C A(BC)

8、互换律：ABBA联合律：(AB)CA(BC)A ABA吸收 :A(B C) AB ACA(A B)AA A BAB分派律：AB ACA BC (A B)(A C)AB AC BC6、反演规则 VS 对偶规则反演规则： 关于任何一个逻辑表达式Z ，假如将表达式中的所有“ ”换成“” ，“”换成“ ”，“ 0”换成“ 1”，“ 1”换成“ 0”，原变量换成反变量，反变量换成原变量，那么所得到的表达式就是函数 Z 的反函数。对偶规则： 关于任何一个逻辑表达式Z ，假如将表达式中的所有“ ”换成“” ，“”换成“ ”，“ 0”换成“ 1”，“1”换成“ 0”，那么所获得的表达式就是函数Z 的对偶式 Z

9、/ 。7、逻辑函数的化简代数化简法（公式法）方法所用公式名称并项法 AB AB A方法说明1)将两项归并为一项，消去一个因子。2)依据代入规则， A 和 B 也能够是一个逻辑式。汲取法A ABA将剩余的乘积项AB 汲取掉。消去法1) AABAB1)消去乘积项中的多于因子。2) ABACBCABAC 2)消去剩余的项BC。1) AA1配项法A A 02)A AA卡诺图化简法1)用该式乘某一项，可使其变成两项，再与其他项归并化简。2)用该式在原式中配重复乘积项或互补项，再与其他项归并化简。最小项的定义： n 个变量 X 1, X 2, , X n 的最小项是 n 个因子的乘积，每个变量都以它的原变

10、量或非变量的形式在乘积项中出现，且仅出现一次。一般 n 个变量的最小项应有 2n 个。最小项的表示：往常用 mi 表示最小项， m 表示最小项 ,下标 i 为最小项号。 i 为确立变量序次后，原变量代以 1，反变量代以 0 排成二进制数所对应的十进制数。画法例则： n 个变量，有 2n 个最小项，用 2n 个小方格构成方形或矩形图。要求：1）上下、左右、相对的 界限 、四角等相邻格 (几何相邻 )只同意一个因子发生变化。2）左上角第一个小方格一定处于各变量的反变量区。注意： 一个包围圈的方格数要尽可能多 ,包围圈的数目要可能少。拥有没关项的逻辑函数化简（ d=0 ）1.没关项在卡诺图、真值表中

11、的表示法 :用“ ”填写没关项，既可 当 “ ”，也可当 “0”。2.画圈原则： 1）圈中不可以所有是没关项； 2）没关项能够不圈。第三章 逻辑门电路1.输入和输出的高、低电平输出的 高电平 高于 输入的 高 电平，输出的 低电平 低于输入的 低电平2.扇入与扇出数扇入数：取决于逻辑门的 输入端的个数扇出数：是指其在正常工作状况下，所能带同类门电路的最大数目。（ a)带拉电流负载 (b)带灌电流负载NOHI OH (驱动门 )N OLIOL(驱动门 )（输入端电流之和）负载门)IIL (负载门 )IIH(当 N OH和 NOL 不等时，取最小值。3. 几种 MOSFET 构造符号4.N 沟道加

12、强型 MOS 管开关作用当输入为低电平常： MOS 管截止，相当于开关 “断开 ”，输出为高电平。当输入为高电平常： MOS 管工作在可变电阻区，相当于开关 “闭合 ”，输出为低电平 。5. CMOS反相器+VDD+10VS2TP+10VD2viD1vO0VSTN16.CMOS 逻辑门与非门+VDD +10VT P2TP1 LAvLT N1vABT N2vB异或门逻辑真值表vi (A)vO(L)0101AB逻辑表达式L A或非门+VDD +10VT P1T P2LTN1 TN2同或门L A B XAB A B7.输入端保护电路VDD1CPTPRsv IvOD2T NCN当输入电压不在正常电压范

13、围时 ,二极管导通，限制了电容两头电压的增添 ,保护了输入电路。8.CMOS 漏极开路门电路L 逻辑符号AVDDRPL VDDA RPB A & LBA & LB B9.计算上拉电阻CDC&D上拉电阻VDDVOL (max)Rp(max)VDDVOH (min)Rp (min)I IL(total)I OZ(total)I IH(total)I OL (max)I IL (total)=nI IL ，关于与非门负载， n 为 负载门 数目； 关于或非门负载， n 为 输入端 数目。IOZ(total)为驱动门输出高电平常的漏电流总和I IH （total）=nI IH ， n 为负载门接入 O

14、D 门的 输入端 的数目。10.三态输出门电路VDDA&PA1LTLEN1 1TNEN11.CMOS 传输门电路（ TG ）电路C逻辑符号T PCvI /v O+5Vv O /v I5Vv I /v Ov O /v ITGT NCCC 为高压，为低压开关通12.传输门的运用13. BJT 开关开关过程是在 饱和 与截止两种状态间相互变换的14.BJT 反相器基本电路输入级 中间级当输入为低电平（输出级 ）vOvB4vBE4vD(5 0.7) V3.6 V当输入为高电平（）v15. TTL逻辑门电路与非门或非门与非门： 当所有输入端为 高电平 时：输出 低电平； 任一 输入端为 低电平 时 :

15、输出高电平或非门： 若 A 、B 均为低电平 :T2A 和 T2B 均将截止， T3 截止。 T4 和 D 饱和，输出为 高电平。 若 A 、B 中有一个为高电平 :T2A 或 T2B 将饱和， T3 饱和， T4 截止，输出为 低电平。16.集电极开路门和三态门电路集电极开路门电路（ OC 门）三态与非门逻辑符号当 EN=1 时， T 5 倒置放大， T 6 饱和， T 7 截止；当 EN=0 时， T 7 导通17. 正负逻辑问题正逻辑体系 :将高电平用逻辑1 表示，低电平用逻辑0 表示负逻辑体系 :将高电平用逻辑0 表示，低电平用逻辑1 表示正负逻辑的等效变换： 与非（正）或非（负）与（

16、正）或（负） 非（正）非（负）18.基本逻辑门电路的等效符号及其应用低电平有效，输入端加小圆圈；高电平有效，输入端不加小圆圈。1） 与非门及其等效符号2） 或非门及其等效符号3） 与门及其等效符号4） 或门及其等效符号19.逻辑门电路使用中的实质问题第四章 组合逻辑电路1 组合逻辑电路的工作特色 :在任何时辰，电路的 输出 状态只取决于 同一时辰的 输入状态 而与电路本来的状态没关。2.组合逻辑电路的剖析步骤： （例题见 PPT ）1） 由逻辑图 写出各输出端的 逻辑表达式 ；2） 化简和变换 逻辑表达式；3） 列出 真值表 ；4） 依据真值表或逻辑表达式，经剖析最后确立其功能。3.组合逻辑电

17、路的设计4.组合逻辑电路中的竞争 -冒险现象1） 定义： 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的扰乱信号，使电路产生错误的输出，这类现象称为竞争冒险。2）原由： 主假如门电路的延缓时间产生的。3）逻辑式中若出现 或 可能出现竞争冒险现象4）除去方法： 1、 发现并除去互补变量2、 增添乘积项 ,防止互补项相加 AB3、输出端并联电容器5.编码器1）编码： 给予二进制代码特定含义的过程称为编码。2）编码器： 拥有编码功能的逻辑电路。3）编码器的逻辑功能： 能将每一个编码输入信号变换为不一样的 二进制 的代码 输出 。4）编码器的分类：a.一般编码器： 任何时候 只同意输入

18、 一个有效编码信号，不然输出就会发生杂乱。b.优先编码器： 同意 同时 输入 两个以上 的有效编码信号。当同时输入几个有效编码信号时，优先编码器能按早先设定的优先级别，只对此中优先权最高的一个进行编码。6.集成电路编码器优先编码器 CD4532原理图 引脚图优先编码器 CD4532 功能表7.译码器1）译码： 译码是编码的逆过程，它能将二进制码翻译成代表某一特定含义的信号 .(即电路的某种状态 )2）译码器： 拥有译码功能的逻辑电路称为译码器。3）分类：独一地点译码器： 将一系列代码变换成与之一一对应的有效信号。代码变换器： 将一种代码变换成另一种代码。（常有有显示译码器）8.集成电路译码器逻

19、辑符号框外面的符号，表示外面输入或输出信号名称， 字母上边的“”号说明该输入或输出是低电平有效。 符号框内部的输入、输出变量表示其内部的逻辑关系。在推导表达式的过程中，假如低有效的输入或输出变量 ( 如) 上边的“”号参加运算 ( 如 E 变成 E ) ，则在画逻辑图或考证真值表时，注意将其复原为低有效符号。例子译码器输出波形9译码器的扩展4 线 -16 线译码器A3=0 时，低位片工作； A3=1 时，高位片工作10用译码器实现逻辑功能举例：用一片 74HC138 实现函数11数据分派器： 相当于多输出的单刀多掷开关， 是一种能将数据分时送到多个不一样的通道上去的逻辑电路。12七段显示译码器

20、13数据选择器（一条输出端）定义：能实现数据选择功能的逻辑电路。 它的作用相当于 多个输入 的单刀多掷开关，又称“多路开关” 。功能：在通道选择信号的作用下， 将多个通道的数据分时传递到公共的数据通道上去的。逻辑电路图也能够是两个互补输出端Y=Di 时，求 Y 的值基本方法：1）公式法2）卡诺图法降元法1） 公式法2） 卡诺图法总结基本方法：（1）将给定函数化为最小项与或表达式。（2）以最小项因子作数据选择器的地点输入端，并由此确立数据选择器的规模。地点输入端个数应与函数自变量数相等。（3）将与或函数式中已存在的最小项 mi 相对应的数据输入端 Di 赋值为 1，将与或函数式没出现的最小项相对

21、应的数值输入端赋值为 014数值比较器1）一位数值比较器输入：两个一位二进制数A 、B。2）两位数值比较器输入：两个 2 位二进制数A=A 1 A0 、B=B 1 B0a.当高位（ A 1、B 1）不相等时，无需比较低位（ A 0、 B 0），高位比较的结果就是两个数的比较结果。b.当高位相等时，两数的比较结果由低位比较的结果断定。两位数值比较器逻辑图3）集成数值比较器的位数扩展15.算术运算电路1）半加器半加：在两个 1 位二进制数相加时，不考虑低位来的进位的相加1 位半加器： 全加器逻辑图2）全加器全加：在两个二进制数相加时，考虑低位进位的相加考虑：用 7415174138 设计全加器3）应用：用全加器构成三位二进制代码奇偶校验器4）多位数加法器a.串行进位加法器低位的进位信号送给周边高位作为输入信号， 采纳串行进位加法器运算速度不高。b超行进位加法器例子：用两片 74LS283 构成一个 8 位二进制数加法器。5） 减法运算A -B=A+B 补-2nn=A+B 反+1-