323324数字选择器和数字比较器.docx

1、323324数字选择器和数字比较器课程数字电子技术章节第3章教师陈燕熙审批课题3.2.3-3.2.4数字比较器和数字选择器课时2授课日期授课班级教学目的与要求掌握数字比较器和选择器的结构和功能教学重点掌握数字比较器和选择器的结构和功能教学难点掌握数字比较器和选择器的结构和功能授课类型专业理论课教学方法班级授课教 具多媒体解决重难点的措施从基本的组合逻辑电路入手，组合逻辑电路是由若干基本门电路所组成，所以强化基本门电路的基本知识，是学习组合门电路的基本方法。导入过程设计数字系统中常用的各种数字部件就其结构和工作原理而言可分两大类：组合逻辑电路和时序逻辑电路。教学过程一、教学内容3.2.3数据选择

2、器 3.2.3.1 数据选择器的定义及功能数据选择是指经过选择，把多个通道的数据传送到唯一的公共数据通道上去。实现数据选择功能的逻辑电路称为数据选择器。它的作用相当于多个输入的单刀多掷开关，其示意图如图3.2.3.1所示。下面以4选1数据选择器为例，说明工作原理及基本功能。其逻辑图如图5.4.2所示，功能表如表5.4.1所示。为了对4个数据源进行选择，使用两位地址码BA产生4个地址信号，由BA等于00、 01、10、11分别控制四个与门的开闭。显然，任何时候BA只有一种可能的取值，所以只有一个与门打开，使对应 的那一路数据通过，送达Y 端。输入使能端G是低电平有效，当G=1时，所有与门都被封锁

3、，无论地址码是什么，Y 总是等于0；当G=0 时，封锁解除，由地址码决定哪一个与门打开。图3.2.3.1 数据选择器示意图同样原理，可以构成更多输入通道的数据选择器。被选数据源越多，所需地址码的位数也越多，若地址输入端为n，可选输入通道数为2n。表3.2.3.1 4选1数据选择器功能表输入输出使能地址GBAY10000D0001D1000D2011D3 图3.2.3 4选1数据选择器逻辑图3.2.3.2 集成电路数据选择器1. 74LS151集成电路数据选择器的功能74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0D78个数据源，具有两个互补输出端，同相输出端Y

4、 和反相输出端Y。其逻辑图和引脚图分别如图3.2.3 (a)和(b)所示，功能表如表3.2.3.2所示。由图3.2.3.3(a)可知，该逻辑电路的基本结构为“与或非”形式。输入使能G为低电平有效。输出Y的表达式为式中mi为CBA的最小项。例如，当CBA010时，根据最小项性质，只有m2为1，其余各项为0，故得Y=D2，即只有D2传送到输出端。表3.2.3.2 74LS151的功能表 图3.2.3 74LS151的逻辑图和引脚分布图(a)逻辑图(b)引脚分布图74LS151的逻辑图和引脚分布图3.2.3.3 数据选择器的扩展1. 输出扩展上面所讨论的是1位数据选择器，如需要选择多位数据时，可由几

5、个1位数据选择器并联组成，即将它们的使能端连在一起，相应的选择输入端连在一起。2位8选1数据选择器的连接方法如图3.2.3.4所示。当需要进一步扩充位数时，只需相应地增加器件的数目。2. 输入扩展如果把数据选择器的使能端作为地址输入，可以将两片74LS151连接成一个16选1的数据选择器，其连接方式如图3.2.3所示。16选1的数据选择器的地址选择输入有4位，其最高位D与一个8选1数据选 择器的使能端连接，经过一反相器反相后与另一个数据选择器的使能端连接。低3位地址选择输入端CBA由两片74LS151的地址选择输入端相对应连接而成。 图3.2.3.4 输出扩展的连接方法 图3.2.3.5 输入

6、扩展的连接方法综上所述，对数据选择器归纳为以下几点：1.数据选择器通常是用来控制从几组数据中选择其中一组送到输出端。究竟选择哪一组数据，是由地址输入端的信号来控制的。2.正确使用数据选择器的使能输入端，可对数据选择器进行扩展。3.数据选择器可用来产生逻辑函数，请参考6.2采用中规模集成器件实现组合逻辑电路。3.2.4 数值比较器 3.2.4.1 数值比较器的定义及功能在数字系统中，特别是在计算机中都需具有运算功能，一种简单的运算就是比较两个数A和B的大小。数值比较器就是对两数A、B进行比较，以判断其大小的逻辑电路。比较结果有AB、ABi)、(AiB1)=0和(A1B、IAB、IAB、IA=B端

7、连接。图 3.2.4 串联方式扩展数值比较器的位数当位数较多且要满足一定的速度要求时，可以采取并联方式。图5.5.5表示16位并联数值比较器的原理图。由图可以看出，这里采用两级比较方法，将16位按高低位次序分成4组，每组4位，各组的比较是并行进行的。将每组的比较结果再经4位比较器进行比较后得出结果。显然，从数据输入到稳定输出只需两倍的4位比较器延迟时间，若用串联方式，则16位的数值比较器从输入到稳定输出需要4倍的4位比较器的延迟时间。图3.2.4 并联方式扩展数值比较器的位数综上所述，对数值比较器归纳为以下几点：1.数值的比较结果有大于、小于和等于三种情况。2.在进行数值比较器的位数扩展时，可采用串联和并联两种方式，串联扩展法速度较低，但电路结构相对简单。不论采用何种扩展方式，一定要注意各比较器低位数比较结果输入端的连接方法。二、课堂练习 完成课堂练习三、教学小结：组合逻辑电路的输出状态只决定于同一时刻的输入状态，可由逻辑门电路、可编门阵列(FPGA)、可编逻辑阵列(FPLA)或只读存储器(ROM)来组成。组合逻辑电路制作成一系列中规模集成器件，如编码器、译码器、数据选择器、算术运算电路。必须熟悉这些电路的逻辑功能，才能灵活应用。真值表是分析和应用各种逻辑电路的依据。四、练习题3-18 3-19