计算机组成原理历年真题.docx

1、计算机组成原理历年真题2009年计算机统考计算机组成原理部分11冯诺依曼计算机中指令和数据均以二进制形式存放在存储器中，CPU区分它们的依据是 。A指令操作码的译码结果 B指令和数据的寻址方式C指令周期的不同阶段 D指令和数据所在的存储单元12一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z，其中x和z为int型，y为short型。当x=127，y=-9时，执行赋值语句z=x+y后，x、y和z的值分别是 。Ax=0000007FH，y=FFF9H，z=00000076HBx=0000007FH，y=FFF9H，z=FFFF0076HCx=0000007FH，y=FFF7H，

2、z=FFFF0076HDx=0000007FH，y=FFF7H，z=00000076H13浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均采用补码表示，且位数分别为5位和7位（均含2位符号位）。若有两个数X=2729/32，Y=255/8，则用浮点加法计算X+Y的最终结果是。A00111 1100010 B00111 0100010C01000 0010001 D发生溢出14某计算机的Cache共有16块，采用2路组相联映射方式（即每组2块）。每个主存块大小为32B，按字节编址。主存129号单元所在主存块应装入到的Cache组号是 。A0 B1 C

3、4 D615某计算机主存容量为64KB，其中ROM区为4KB，其余为RAM区，按字节编址。现要用2K8位的ROM芯片和4K4位的RAM芯片来设计该存储器，则需要上述规格的ROM芯片数和RAM芯片数分别是。A1、15 B2、15 C1、30 D2、3016某机器字长为16位，主存按字节编址，转移指令采用相对寻址，由两个字节组成，第一字节为操作码字段，第二字节为相对位移量字段。假定取指令时，每取一个字节PC自动加1。若某转移指令所在主存地址为2000H，相对位移量字段的内容为06H，则该转移指令成功转移后的目标地址是 。A2006H B2007H C2008H D2009H17下列关于RISC的叙

4、述中，错误的是。ARISC普遍采用微程序控制器BRISC大多数指令在一个时钟周期内完成CRISC的内部通用寄存器数量相对CISC多DRISC的指令数、寻址方式和指令格式种类相对CISC少18某计算机的指令流水线由四个功能段组成，指令流经各功能段的时间（忽略各功能段之间的缓存时间）分别为90ns、80ns、70ns、和60ns，则该计算机的CPU时钟周期至少是 。A90ns B80ns C70ns D60ns19相对于微程序控制器，硬布线控制器的特点是。A指令执行速度慢，指令功能的修改和扩展容易B指令执行速度慢，指令功能的修改和扩展难C指令执行速度快，指令功能的修改和扩展容易D指令执行速度快，指

5、令功能的修改和扩展难20假设某系统总线在一个总线周期中并行传输4B信息，一个总线周期占用2个时钟周期，总线时钟频率为10MHz，则总线带宽是 。A10MB/s B20MB/s C40MB/s D80MB/s21假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是 。A5% B9.5% C50% D95%22下列选项中，能引起外部中断的事件是。A键盘输入 B除数为0C浮点运算下溢 D访存缺页43（8分）某计算机的CPU主频为500MHz，CPI为5（即执行每条指令平均需5个时钟周期）。假定某外设的数据传输率为

6、0.5MB/s，采用中断方式与主机进行数据传送，以32位为传输单位，对应的中断服务程序包含18条指令，中断服务的其他开销相当于2条指令的执行时间。请回答下列问题，要求给出计算过程。（1）在中断方式下，CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（2）当该外设的数据传输率达到5MB/s时，改用DMA方式传送数据。假定每次DMA传送块大小为5000B，且DMA预处理和后处理的总开销为500个时钟周期，则CPU用于该外设I/O的时间占整个CPU时间的百分比是多少？（假设DMA与CPU之间没有访存冲突）44. 某计算机字长16位，采用16位定长指令字结构，部分数据通路结构如图17所示。

7、图17中所有控制信号为1时表示有效、为0时表示无效，例如控制信号MDRinE为1表示允许数据从DB打入MDR，MDRin为1表示允许数据从总线打入MDR。假设MAR的输出一直处于使能状态。加法指令“ADD(R1), R0”的功能为(R0) + (R1) -(R1)，即将R0中的数据与R1的内容所指主存单元的数据相加，并将结果送入R1的内容所指主存单元中保存。 表1给出了上述指令取指和译码阶段每个节拍（时钟周期）的功能和有效控制信号，请按表1描述方式用表格列出指令执行阶段每个节拍的功能和有效控制信号。表1时钟功能有效控制信号C1MAR-(PC)PCout, MARinC2MDR-M(MAR),P

8、C-(PC)+1MemR, MDRinE, PC+1C3IR- B- C- D- 22假定一台计算机的显示存储器用DRAM芯片实现，若要求显示分辨率为16001200，颜色深度为24位，帧频为85Hz，显存总带宽的50%用来刷新屏幕，则需要的显存总带宽至少约为 。A245Mbit/s B979Mbit/s C1 958Mbit/s D7 834Mbit/s二、综合应用题43（11分）某计算机字长为16位，主存地址空间大小为128KB，按字编址。采用单字长指令格式，指令各字段定义如图B-4所示。转移指令采用相对寻址方式，相对偏移量用补码表示，寻址方式定义见表B-1。（1）该指令系统最多可有多少条

9、指令？该计算机最多有多少个通用寄存器？存储器地址寄存器（MAR）和存储器数据寄存器（MDR）至少各需要多少位？ （2）转移指令的目标地址范围是多少？ （3）若操作码0010B表示加法操作（助记符为add），寄存器R4和R5的编号分别为100B和101B，R4的内容为1234H，R5的内容为5678H，地址1234H中的内容为5678H，地址5678H中的内容为1234H，则汇编语言为“add(R4), (R5)+”（逗号前为源操作数，逗号后为目的操作数）对应的机器码是什么（用十六进制表示）？该指令执行后，哪些寄存器和存储单元中的内容会改变？改变后的内容是什么？44（12分）某计算机的主存地址空

10、间大小为256MB，按字节编址。指令Cache和数据Cache分离，均有8个Cache行，每个Cache行大小为64B，数据Cache采用直接映射方式。现有两个功能相同的程序A和B，其伪代码如下：假定int类型数据用32位补码表示，程序编译时i、j、sum均分配在寄存器中，数组a按行优先方式存放，其首地址为320（十进制数）。请回答下列问题，要求说明理由或给出计算过程。 （1）若不考虑用于Cache一致性维护和替换算法的控制位，则数据Cache的总容量为多少？ （2）数组元素a031和a11各自所在的主存块对应的Cache行号分别是多少（Cache行号从0开始）？（3）程序A和B的数据访问命中

11、率各是多少？哪个程序的执行时间更短？2010年计算机统考计算机组成原理部分解析12D。考查计算机的性能指标。CPU的时钟频率，也就是CPU主频率，一般说来，一个时钟周期内完成的指令数是固定的，所以主频越高，CPU的速度也就越快，程序的执行时间就越短。数据在功能部件之间传送的路径称为数据通路，数据通路的功能是实现CPU内部的运算器和寄存器以及寄存器之间的数据交换。优化数据通路结构，可以有效提高计算机系统的吞吐量，从而加快程序的执行。计算机程序需要先转化成机器指令序列才能最终得到执行，通过对程序进行编译优化可以得到更优的指令序列，从而使得程序的执行时间也越短。13B。考查定点数的运算。用补码表示时

12、8位寄存器所能表示的整数范围为-128+127。由于r1=-2，r2=-14，r3=-112，r4=-8，则r2r3=1568，结果溢出。14B。考查不同精度的数在计算机中的表示方法及其相互转换。由于（int）f=1，小数点后面4位丢失，故错。的计算过程是先将f转化为双精度浮点数据格式，然后进行加法运算，故（d+f）-d得到的结果为双精度浮点数据格式，而f为单精度浮点数据格式，故错。15D。考查存储器的组成和设计。 用2K4位的芯片组成一个8K8位存储器，每行中所需芯片数为2，每列中所需芯片数为4，各行芯片的地址分配如下。第一行（2个芯片并联）：0000H07FFH。 第二行（2个芯片并联）：

13、0800H0FFFH。 第三行（2个芯片并联）：1000H17FFH。 第四行（2个芯片并联）：1800H1FFFH。于是地址0B1FH所在芯片的最小地址即为0800H。 16A。考查半导体随机存取存储器。一般Cache采用高速的SRAM制作，比ROM速度快很多，因此是错误的，排除法即可选A。RAM需要刷新，而ROM不需要刷新。17D。考查TLB、Cache及Page之间的关系。 TLB即为快表，快表只是慢表（Page）的小小副本，因此TLB命中，必然Page也命中，而当Page命中，TLB则未必命中，故D不可能发生；而Cache的命中与否与TLB、Page的命中与否并无必然联系。18B。考查

14、CPU内部寄存器的特性。汇编程序员可以通过指定待执行指令的地址来设置PC的值，而IR、MAR、MDR是CPU的内部工作寄存器，对程序员不可见。19A。考查指令流水线的基本概念。有三种相关可能引起指令流水线阻塞：结构相关，又称资源相关；数据相关；控制相关，主要由转移指令引起。数据旁路技术，其主要思想是不必待某条指令的执行结果送回到寄存器，再从寄存器中取出该结果，作为下一条指令的源操作数，而是直接将执行结果送到其他指令所需要的地方，这样可以使流水线不发生停顿。20D。考查典型的总线标准。目前典型的总线标准有：ISA、EISA、VESA、PCI、PCI-Express、AGP、USB、RS-232C

15、等。21A。考查中断处理过程。单级中断系统中，不允许中断嵌套。中断的处理过程为：关中断；保存断点；识别中断源；保存现场；中断事件处理（开中断、执行中断服务程序、关中断）；恢复现场；开中断；中断返回。其中，由硬件完成，由中断服务程序完成。22D。考查显示器的相关概念。刷新所需带宽=分辨率色深帧频=1600120024bit85Hz=3916.8Mbit/s，显存总带宽的50%用来刷屏，于是需要的显存总带宽为3916.8Mbit/s/0.5=7833.6Mbit/s7834Mbit/s。43.（1）操作码占4位，则该指令系统最多可有24=16条指令；操作数占6位，寻址方式占3位，于是寄存器编号占3

16、位，则该机最多有23=8个通用寄存器；主存容量为128KB，按字编址，计算机字长为16位，划分为128KB/2B=216个存储单元，故MDR和MAR至少各需16位。（2）PC和Rn可表示的地址范围均为0216-1，而主存地址空间为216，故转移指令的目标地址范围为0000HFFFFH（0216-1）。 （3）汇编语句“add (R4), (R5)+”，对应的机器码为0010 0011 0001 0101B=2315H。 该指令执行后，寄存器R5和存储单元5678H的内容会改变。执行后，R5的内容从5678H变成5679H。存储单元5678H中的内容变成该加法指令计算的结果5678H+1234H

17、=68ACH。一、单项选择题12下列选项中，描述浮点数操作速度指标的是 AMIPS BCPI CIPC DMFLOPS13float型数据通常用IEEE 754单精度浮点数格式表示。若编译器将float型变量x分配到一个32位浮点寄存器FR1中，且x=-8.25，则FR1的内容是 。AC104 0000H BC242 0000H CC184 0000H DC1C2 0000H 14下列各类存储器中，不采用随机存取方式的是。 AEPROM BCDROM CDRAM DSRAM15某计算机存储器按字节编址，主存地址空间大小为64MB，现用4MB8位的RAM芯片组成32MB的主存储器，则存储器地址寄

18、存器MAR的位数至少是 。A22位 B23位 C25位 D26位 16偏移寻址通过将某个寄存器内容与一个形式地址相加而生成有效地址。下列寻址方式中，不属于偏移寻址方式的是 。 A间接寻址 B基址寻址 C相对寻址 D变址寻址17某机器有一个标志寄存器，其中有进位/借位标志CF、零标志ZF、符号标志SF和溢出标志OF，条件转移指令bgt（无符号整数比较大于时转移）的转移条件是 。ACF?OF?1 BSF?ZF?1 CCF?ZF?1 DCF?SF?1 18下列给出的指令系统特点中，有利于实现指令流水线的是。 指令格式规整且长度一致 指令和数据按边界对齐存放 只有Load/Store指令才能对操作数进

19、行存储访问 A仅、 B仅、 C仅、 D、19假定不采用Cache和指令预取技术，且机器处于“开中断”状态，则在下列有关指令执行的叙述中，错误的是 。 A每个指令周期中CPU都至少访问内存一次B每个指令周期一定大于或等于一个CPU时钟周期C空操作指令的指令周期中任何寄存器的内容都不会被改变 D当前程序在每条指令执行结束时都可能被外部中断打断 20在系统总线的数据线上，不可能传输的是 。 A指令 B操作数 C握手（应答）信号 D中断类型号21某计算机有五级中断L4L0，中断屏蔽字为M4M3M2M1M0，Mi=1（0i4）表示对Li级中断进行屏蔽。若中断响应优先级从高到低的顺序是L4L0L2L1L3

20、，则L1的中断处理程序中设置的中断屏蔽字是 。A11110 B01101 C00011 D0101022某计算机处理器主频为50MHz，采用定时查询方式控制设备A的I/O，查询程序运行一次所用的时钟周期数至少为500。在设备A工作期间，为保证数据不丢失，每秒需对其查询至少200次，则CPU用于设备A的I/O的时间占整个CPU时间的百分比至少是 。A0.02% B0.05% C0.20% D0.50%二、综合应用题43（11分）假定在一个8位字长的计算机中运行如下C程序段： unsigned int x=134; unsigned int y=246; int m=x; int n=y;unsigned int z1=x-y; unsigned int z2=x+y; int k1=m-n; int k2=m+n;若编译器编译时将8个8位寄存器R1R8分别分配给变量x、y、m、n、z1、z