TR518系列教育训练V01.docx

1、TR518系列教育训练V01一ICT概况1. 何谓ICT？ICT即是In Circuit Tester的简称，主要用于组装电路板的测试。ICT可以视为一部自动化的高级电表，并且因它具有隔离组件的功能，能准确测量每一组件在电路内的实际值。2. ICT与电表功能的差异电表是用以量测单一零件，而ICT除了可量单一零件外，更可经由针床来量测实板上的零件。只是实板上有许多回路，易将信号源与以分流、分压，故往往需加”Guarding”功能，才可使量测准确。 3. ICT能测些什么？ 开、短路，电阻，电容，电感，IC保护二极管测试（含二极管，三极管， Zener，IC）等。 4. ICT与ATE有何差异？5

2、. ICT只做静态测试，即无电源测试，实板不需加电源；而ATE可做动态测试。即ATE之目的为测试实板及板上零件之功能是否正常，故实板必须加电源才可使板上的零件工作。尤其ATE在送信号时，特别要考虑零件的特性、规格，否则易损坏零件。二. ICT量测原理1. 电阻量测 (1) 单个R （Mode 0,1）利用Vx=IsRx（欧姆定律），则Rx=Vx/Is. 信号源Is取恒流 (0.1uA5mA), 量回Vx. 即可算出Rx值.Ra=R1+R2Rb=R3+R4Rc=R1+Rx+R4Rd=R2+Rx+R3Rx=( Rc+Rd-Ra-Rb)/2(2) 小电阻(50欧姆以内)四线量测：小电阻两端各下两支探

3、针，1-4号探针的接触阻抗分别R1-R4, Ra,Rb,Rc,Rd分别为四次测试之量测值. (3) R/C(mode2) 信号源Vs取恒压（0.2V），量回Ix， Rx=Vs/Ix=0.2V/Ix， 算出Rx值.(4) R/L(mode3,4,5): 信号源取交流电压源Vs，用相位法辅助. |Y|Cos=YRx=1/Rx, 并|Y|=Ix/Vs, 故：Rx=1/|Y|Cos 2. 电容及电感量测 (1) 单个C,L（Mode0,1,2,3）：信号源取恒定交流压源Vs, Vs/Ix=Zc=1/2fCx 求得：Cx=Ix/2fVsVs/Ix=Zl=2fLx , 求得：Lx=Vs/2fIx（2）C/

4、R或L/R（Mode 5,6,7）：用相位法辅助，|Y|Sin=|Ycx|,即CxSin=Cx求得：Cx=CxSin，(Cx=Ix/2fVs)|Y|Sin=|Ycx|,即Sin/Cx=1/Cx求得：Lx=Lx/Sin，(Lx=Vs/2fIx)電容極性測試的另一方法是三端測試, 須在上方加一探針觸及殼體. 在電容的正負極加載直流電壓, 至充飽后測量殼體電壓. 由于正負極與殼體間的阻抗差異, 故對于插反的電容所測量到的殼體電壓會與正確時不同. 據此可判別電容的極性.（详见附页一）3.跳线测试：（UMPER, FUSE, WIRE, CONNECTOR, SWITCH, etc）4. 量测PN结：（

5、D,Q,IC,FET）(1)信号源0-10V/3mA or 30mA可程式电压源, 量PN结导通电压;(2)Zener D的测试原理是量测其崩溃电压，与二极体的差异是在测试电压源不同,其电压源为0V-10V及0V-48V可程式电压源.(3)电晶体测试需要三步骤测试，其中(1)B-E和(2)B-C脚是使用二极体的测试方法,(3)E-C使用Vcc的饱和电压值及截止值的不同，来测试电晶体是否插反. 电晶体反插测试方法：在B-E及E-C脚两端各提供一个可程式电压源，量测出电晶体E-C正向的饱和电压为Vce=0.2V左右，若该电晶体反插时，则Vce电压将会变成截止电压，并大于0.2V，即可测出电晶体反插

6、的错误.5. 量测Open/Short： 即以阻抗判定,先对待测板上所有Pin点进行学习,R25即归为Short Group，然后Test时进行比较，R55判为Open.6. Guarding(隔离)的实现：以电流源当信号源输入时，則在相接元件一的另一腳加上一等高電位能(Guarding Point)，以防止電流流入與被測元件相接的旁路元件，確保量測的精準性。此時隔離點的選擇必須以和被測元件高電位能腳(Hi-Pin)相接之旁路元件為參考範圍.以电压源当信号源输入时，則在相接元件二的另一腳加上一等底電位能(Guarding Point)，以防止與被測元件相接之元件所產生的電流流入，而增加量測的電

7、流，影響量測的精準性。此時隔離點的選擇必須以和被測元件低電位能腳(Low-Pin)相接之旁路元件為參考範圍. 三.程式的Debug编写好的程式在实测时，因测试信号的选择，或被测元件线路影响，有些Step会Fail（即量测值超出%限），必须经过Debug.1. 电阻在E编辑下，ALT-X查串联元件，ALT-P查并联元件。据此选好“信号”（Mode）和串联最少元件的Hi-P/Lo-P，并ALT-F7选择Guarding Pin。R/C：Mode2及Dly加大. R/D（or IC、Q）：Mode1. R/R：Std-V取并联阻值. R/L：Mode3、4、5，根据Zl=2fL，故L一定时，若f越高

8、，则Zl越大，则对R影响越小. 2. 电容在编缉下一般根据电容值大小，选择相应的Mode。如小电容（pF级），可选高频信号（Mode2、3），大电容（ nF级）可选低频信号（Mode0、1），然后ALT-F7选择隔离。3uF以上大电容，可以Mode4、8直流测试。C/C：Std-V取并联容值C/R：Mode5、6、7，由Zc=1/2fC,故C一定时，f越高，Zc越小，则R的影响越小。C/L：Mode5、6、7，并且f越高效果越好。3. 电感F8测试，选择Mode0、1、2中测试值最接近Std-V. L/R：Mode 5、6、7。4. PN结F7自动调整，一般PN正向0.7V（Si），反向（2V

9、以上）。D/C：Mode1及加Delay。 D/D（正向）：除正向导通测试，还须测反向截止（2V以上）以免D反插时误判。Zener：Nat-V选不低于Zener崩溃电压，若仍无法测出崩溃电压，可选Mode1（30mA），另外10-48V zener管，可以HV模式测试。5. 电晶体be、bc之PN结电压两步测试可判断Q之类型（PNP or NPN），Hi-P一样（NPN），Lo-P一样（PNP），并可Debug ce饱和电压(0.2V以下)，注意Nat-V为be偏置电压,越大Q越易进入饱和，但须做ce反向判断(须为截止0.2V以上)，否则应调小Nat-V。四. 不良报表1.不良报表的阅读以H0

10、代有上限值（标准值，L0代表下限值）：L1表示：量测值介于L0与L0-（H0-L0）10%之间L2表示：量测值介于L1与L0-（H0-L0）20%之间VL表示：量测值低于L2H1表示：量测值介于H0与H0+（H0-L0）10%之间H2表示：量测值介于H1与H0+（H0-L0）20%之间VH表示：量测值高于H2.2.不良记录 *Open Fail* （48）（45 48）表示48点与短路组（45 48）断开，可能是探针未接触到PCB焊盘，或板上有断路。*Short Fail*（20）（23）表示20点与23点短路（R5），可能是板上有锡渣造成Short，装错零件造成Short，零件脚过长造成Sh

11、ort等。*Component Fail*1R3 M-V：52.06K，Dev：+10.7%，Act-V=47K，Std-V=47K， Loc:A1，Hi-P=21，L0-P=101 ，+LM：+10% ，-LM：-10%. 表示：R3偏差+10.7%，可能为零件变值，或接触不良。若偏差+999.9%或很大，可能为缺件、错件超出标准值所在量程上限，（47K 在30K300K量程内）；若偏差0.00%或很小，可能为短路，错件超出其标准值所在量程下限。五. ICT误判分析1. ICT无法测试部分：1) 并联大10倍以上大电容的小电容.2) 并联小20倍以上小电阻的大电阻3) 单端点之线路断线4)

12、D/L，D无法量测5) IC之功能测试.2. PCB之测点或过孔绿油未打开，或PCB吃锡不好. 3. 压床压入量不足。探针压入量应以1/2-2/3为佳.4. 经过免洗制程的PCB板上松香致探针接触不良.5. PCB板定位柱松动，造成探针触位偏离焊盘.6. 治具探针不良损坏.7. 零件厂牌变化（可放宽+ -%，IC可重新 Learning）.8. 治具未Debug好（再进行Debug）.9. ICT本身故障.六. 硬体检测1. 开关板： 诊断（D）-切换电路板（B）-系统自我诊断（S）-切换电路板诊断（S） 若有B* C*表示SWB有Fail，请记录并通知TRI。 C*有可能为治具针点有 Sho

13、rt造成。 2. 系统自我检测：诊断（D）-硬体诊断（S）-系统自我检测（S）有R、D项Fail可能为DC板故障.有C、L项Fail可能AC板Fail.有Power 项Fail可能Power Fail，也请记录并通知TRI. 附页一：三端電容極性測試程式說明1. 测试点2. 测试程式測試原理為從HiP送 source voltage，然後從G-P1讀回量測值，由於缺件或反插，其量測值很低(接近 0) ，所以只比較下限，上限Dont care。 Act_V：Source voltage，建議值為 0.2V Std_V：Sense Voltage (Threshold)，依實際Debug後決定 H

14、lim ：固定為 1 (Don,t care) Llim ：建議值為20，可依實際Debug後決定 Mode : 固定為 8或18(適用於防爆電容) Type ：固定為 PX Hip ：電容負端 (source pin) Lop ：電容正端 Dly ：依實際Debug後決定 G-P1 ：Sense Pin 3. 除错规则將 Hip / Lop 相同的電容放在一起，例如CE1,CE2,CE3 的HiP及LoP都是1及3，所以測試程式如下： Debug時可交換HiP及Lop比較量測值，以決定較佳之 Threshold (Std_V) 若交換HiP及Lop量測值差異不大可調整Delay time 或 Source voltage(Act_v) 若交換HiP及Lop量測值皆很低，可能是第三端接觸問題，可先檢查第三端是否接觸正常或待測電容有歪斜，可用換針或扶正待測電容方式解決 治具製作時第三端選用測試針，需考慮相同位置待用料的高度差異，以免造成接觸不良或刺穿待測物的問題 三端電容量測是用來檢測缺件及反向，無法檢測錯件 可利用量測分析工具(Hot Key F12)決定較佳标准值, Delay time.附页二：IC 空 焊 测 试