AD10技巧.docx

1、AD10技巧AD 10 技巧1、 库面板，光标停浮，键盘输入搜索2、 删除，编辑delete，或点击“e”3、 状态栏，显示提示命令快捷键4、 折线，shift+space 四种状态切换5、 Tab 切换窗口6、 点击元件，同时按tab 进入元件编辑界面7、 在库导入界面，按住首行，同时按住shift，点击末行，多选操作8、 Home中心基本元件，电阻、电容、电感9、 Reference Designs and Examples 样板展示10、 设计 模板输入，解决title 问题。11、 原理图绘制界面，按住shift键多选操作12、 拖动连线元件时，按住ctrl键，线会自动延长，或者按M键

2、，相当于“拖动”命令13、 按住元件，同时按住shift，相当于复制元件14、 Ctrl+C ,Ctrl+V，复制元器件15、 相同元件统一封装编辑，按住shift键，选择相关元件，右键或者编辑栏目，选择查找相似元件，any改为same，统一改封装16、 生成原理图库17、 创建联合体，集体性移动，选择相关元件，右键联合18、 创建“块”，选中，右键片段19、 System，片段20、 放置网络编号，无线连接 21、 放置总线、放置总线入口、放置网络标号 22、 定义规则放置栏目中，指令类，参数设置、pcb布局等等，定义各类规则，必须连接热点23、 ctrl+F，搜索元器件24、 ctrl+H

3、，替换25、 状态栏，SCH：inspector，选择元器件，属性修改，list：元件清单26、 大型项目原理图制作1、图纸尺寸改大2、设计分割，分几大图纸，AD 10具有两种分割方式；a、平坦设计多个设计图纸使用网络标号建立电 气关系b、等级设计 “块”对应各级层次 ，起着代表的作用，“块”之间的电气连接通过网络标号、端口、sheet Entry (工作薄入口)、power port 电源端口、hidden pin（隐藏引脚）sheet与sheet连接， “横向连接”从端口到端口，从标号到标号子页连接至对应的符号“纵向连接”从工作薄入口到端口27、 网络标号作用范围设置，工程工程参数opti

4、on28、 平坦设计，大型原理图制作，同一工程下，建立多个sheet文件，通过网络标号连接29、 分层设计，分别创建sheet文件，在top文件中，右键图纸操作，图纸或HDL文件生成图标符30、 分层设计，“块”、“层”设计时，放置31、 总线需放置网络标示符表示数目，例如RB【07】32、 分层设计，选中上图中的“块”，右键图标符操作产生图纸33、 Pcb板的相关术语a、层：层与层通过过孔连接b、过孔：层与层的通道c、丝印层：板上注释信息、元件标/d、焊盘：焊接点e、34、 线宽与电流关系需要考虑35、 过孔与电流关系需要考虑36、 Pcb板设计考虑以下原则a、抗干扰设计原则：见36b、热设

5、计原则：pcb板集成电路、元器件不能超过设定的工作范围，设计时考虑器件布局、功率消耗、散热处理c、抗振设计原则：振动敏感元件放置非敏感区、pcb元件布局考虑受力d、可测试型设计原则：测试点设定、定位孔设定、测试点标注、锁定36、pcb设计抗干扰设计原则 a、电源线设计：合适的电源；加宽电源线；电源线和底线走向及数据传输方向一致；使用抗干扰器件（磁珠、电源滤波器）；电源入口添加去耦电容（10100uF） b、地线设计：模拟地与数字地分开；低频电路中地线采用单点接地；高频电路多点接地；尽量加宽地线，允许通过3倍于pcb的电流，23mm以上，大面积铺铜，铜线与地线连在一起；敏感电路连接到稳定的接地参

6、考源；对pcb进行分区设计把高带宽的噪声电路与低频电路分开；量减少接地环路的面积，降低电路中感应噪声 c、元器件配置：同一层面，相临布线之间不能有过长平行信号线；保证pcb的时钟发生器、晶振和cpu的时钟输入端尽量靠近、同时远离其它的低频器件；元器件应围绕核心器件进行设计尽量减少引线长度；对pcb按照频率、电流、开关特性进行分区设计，同时保证噪声元器件与非噪声元器件有一定的距离；合理考虑pcb板在机箱中的位置与方向，保证发热量大的元器件处于上方；尽量缩小高频元器件之间的连线、同时设法减少分布参数及电路间的电磁干扰 d、去耦电容的配置：每个集成电路要加一片充放电电容（10uF左右）；引线式电容用

7、于低频，贴片式电容用于高频；，每个集成芯片要配置一个0.1uF的陶瓷电容；对抗干噪声能力弱、关断时的电源变化大的器件，在它的电源线与地线之间加入高频去耦电容；电容之间不要共用过孔、电容的过孔尽量靠近焊盘；去耦电容引线不能太长（引线太长，去耦作用不大） e、降低噪声和电磁干扰原则：尽量采用45的折线，而不是90折线（减少高频信号对外的发射与耦合）；用串联电阻的方法来降低控制电路上下沿信号边沿的跳变速率；石英晶体外壳接地，石英晶体下面敏感元器件不要走线（高频信号会对走线造成影响；闲置不用的门电路输出端不要闲空，闲置不用的运放正输入端要接地，负输入端接输出端；时钟线垂直于IO线比平行于IO线干扰小，

8、另外时钟引脚尽量远离印制板；尽量让时钟线周围的电动势趋于零；IO驱动电路尽量靠近印制板的边缘；任何信号不要形成回路，如果出线回路，尽量减少回路面积；对高频板，电容的分布电感不能忽略，电感的分布电容也不能忽略；通常功率线、交流线尽量布置在和信号线不同的板子上，如果在同一板上，功率线、交流线、信号线应分开走线，避免造成信号干扰f、cmos输入阻抗比较高，易受干扰，cmos的未使用引脚通过电阻接地或接电源；用RC电路来吸收继电器等元件的放电电流；37、引脚的一端有四个小白点，是热点，连接导线或外围电路38、打开元件属性面板，左下角，编辑pin，引脚编辑39、在原理图库里，放置元件，拖拽时按“+”键，

9、放大元件40、创建新的原理图元件时，可借鉴软件系统自带库元件进行改装，打开库文件选择即可。分解借鉴41、在原理图制作界面，设计生产原理图库，即可将新元件建立为新的原理图库42、在pcb封装库界面，有两种建立封装方法，a、手动绘制 b、在工具栏目，Component Wizard（封装向导）43、在封装元件绘制界面，对齐元件，选中其中一元件，按住shift，继续选中另外一元件，右键Align选择即可44、在封装元件建立界面，测量距离，ReportsMeasure distance （Ctrl+M）（R、M）45、Component Wizard ，两列直插芯片封装46、芯片封装绘制，其焊盘的长度

10、一般比实际管脚长约11.5mm，实际焊锡考虑47、四边形式封装 Quad Packs 选项48、IPC 全球电子联盟49、tool IPC footprint wizard （IPC封装向导），很强大的封装向导50、IPC footprints Batch generator 封装模块，打开模块，Excel输入参数51、完成封装后进行规则检查，Reports component rule check52、绘制封装时，设置参考点，在edit set reference 53、封装绘制时，必须设置参考点54、集成库：是原理图库与pcb库及其它库的一种集合55、将集成库里面的元件各形式进行整合，工具 模式管理（模型管理），整合后，在 工程选择前面两选项编译，在库文件即可找到相关的集成库56、原理图库与封装库由集成库统一调配57、在元器件封装编辑界面，封装管脚与原理图管脚对应编辑Pin map58、集成库包含原理图库与封装库，画好后需要编译59、设置最小移动单元 第四项：设置跳转栅格60、Love is not a maybe thing. You know when you love someone.