第6章 时序电路课堂第57节061030.docx

1、第6章 时序电路课堂第57节0610306-5 同步时序电路的分析分析的步骤： (1) 写出各触发器的激励函数，及输出函数； (2) 求出存储器的输出方程，即触发器的状态方程； (3) 列出状态转换真值表或状态转换表； (4) 画出相应的状态转换图； (5) 视需要画出电路的输入、输出波形图； (6) 最后判断电路的逻辑功能，并评述其优缺点。例6-9 试分析图661所示由JK触发器构成的时序电路，列出其状态转换表和转换图，并说明其逻辑功能。解：(1) 激励函数，及输出函数； (2) 求触发器的状态方程；次态 (3) 列出状态转换真值表；Q3 nQ2 nQ1 nQ0nQ3 n+1Q2 n+1Q1

2、 n+1Q0n+100000111110111100001100110011010101010100000111110111100001000110011010101010101000111000111001011010101000000000000011110101010 现态(4) 画出相应的状态转换图；无用状态例6-10 试分析图6-63的时序电路系统，列出其状态转换表，画出状态转换图，并说明电路的逻辑功能。在输入序列X(t)010*的作用下，画出相应输出序列Z(t)的波形解：写出触发器的激励函数及电路的输出函数状态转换真值表(文字型)Q1nQ0nQ1n+1Q0n+1ZnX0X10 00

3、 11 01 1000000001000010100100010状态转换真值表XQ1nQ0nQ1n+1Q0n+1Zn000011110011001101010101000001100000100100100000结论：此电路为110序列检测器例6-11 试分析如图并/串转换电路，说明其工作过程及变换周期。解：M0=1 若M1=d0=0，则右移 若M1=d0=1，则并行置数例6-12 试分析如图电路，列出状态转换表和状态图，以及波形图解：1激励函数和输出函数 J1=XK1= Q1nZ= Q0n Q1n X 2状态方程 3真值表 4状态图 5波形图6-6同步时序电路的设计设计的步骤： (1) 输入

4、、输出及状态变量设置； (2) 建立状态图：原始状态图，简化状态图 (3) 列出状态转换表或状态转换真值表； (4) 画出相应的状态转换图； (5) 状态分配：2N-1M2N，M为状态数，N为所需触发器数； (6) 触发器选型，求激励函数及输出函数； (7) 画逻辑电路图；视需要画波形图 (8) 检验自启动；6-6-1 状态图的建立和简化例A：试建立111序列检测器状态图，连续输入3个或3个以上的1，电路的输出为1，否则输出为0。解：变量设置：初始状态的设置：A表示输入了0的状态需要记忆的状态：B表示输入一个1的状态C表示输入两个1的状态D表示输入三个1的状态；此时，输出为1状态图状态简化 例

5、B：试建立101序列检测器状态图，连续输入101时，电路输出为1，否则输出为0。解：变量设置初始状态的设置：A表示输入了两个以上0的状态需要记忆的状态：B表示输入一个1的状态C表示输入了10的状态D表示输入三个1的状态；此时，输出为1状态图状态简化表6-6 触发器激励表现态次态D触发器JK触发器T触发器RS触发器QnQn1DJKTRS001101010101011001100100106-6-2 电路设计要点：例6-16 试设计1011序列检测电路解1：不可重叠编码情况解2：可重叠编码情况设计卡诺图化简求：Q1nQ0n X0001111000011110001100000100011111经对

6、比求得：画逻辑电路图例6-17 试用SSI设计一可变序列检测器，当控制变量X0时，电路能检测出序列Y中的“101”子序列；而当X1时，则检测“1001”子序列。检测器输出为Z，且被检测序列不可重叠。XYQ1nQ0nQ1n+1Q0n+1Z0000000000001111001100110101010101000000010011100000000111111111000011110011001101010101010100000100110100000010状态转换真值表采用D触发器D1Q1n+1D0Q0n+1逻辑电路图例6-18试设计一个可变模同步分频器，当控制输入X0时，为5分频；X1时为7

7、分频。状态图卡诺图Q1Q0XQ20001111000001001011110100010Q2n+100010101011010100101Q1n+100100101011100101001Q0n+1状态转换真值表XQ2nQ1nQ0nQ2n+1Q1n+1Q0n+1Z0000000000001111001100110101010100010011001010000001111111110000111100110011010101010001110011001010101000000001 逻辑电路图一般时序电路设计总结1、利用触发器设计2、利用中规模集成触发器设计3、利用中规模集成功能电路设计6-7 异步时序电路6-7-1 脉冲性异步时序电路例6-20 试分析图6-80所示脉冲性异步时序电路1/1异步时序电路分析和设计的特点：1、系统级异步，分块同步2、注意系统时钟的安排3、触发器时钟的触发时刻和触发形式6-7-2 电平异步时序电路