Protel dxp设计PCB时的小技巧.docx

1、Protel dxp设计PCB时的小技巧 本文由tancy05贡献 doc文档可能在WAP端浏览体验不佳。建议您优先选择TXT，或下载源文件到本机查看。 protel dxp 设计 PCB 时的小技巧 ctrl+m 测量距离 1、开始画导线线 pt；取消画导线，鼠标右键； 2、backspace 取消放置前一段导线段； ； 3、空格键 spacebar 改变导线角度（垂直、平行或者 45起始角度） 4、fs 保存电路板 5、层和颜色设置L 6、TD 查看设计规则； 7、rp 选择焊盘，再次 rp 选择另一焊盘，可测二者距离； 8、dr 电气规则设置； 9、按 vu 单位公制和英制之间转换（mi

2、lmm） ； 10、按 shift 或者 ctrl 同时鼠标可以选择多个元件； 11、查看整个 pcb 的大小 快捷键：v-f or vb 或 za 12、快速切换各个层 快捷键：小键盘的“*”或者“+”或者“-” 13、迅速改变画面大小 按住 ctrl，然后滚动中键 14、移动画面 鼠标中键滚动可以上下移动画面，但是按住 shitf 的时候，在滚动中键，就可以看到会面左 右移动了 15、打过孔 迅速打过孔，只需要按一下小键盘的*号键就可以做一个过孔并且还切换到另一层（小键盘 的*号键只能切换 bottom 和 top 两层，选择其它层，则按 Tab 键） 16、选定所有 快捷键：s-sa 1

3、7、取消选定所有 快捷键：esa 18、取消布的一个网络线 快捷键：u-n，然后鼠标点击一下取消的网络 以上是最近一次画图工作中总结的部分，以前 PROTEL99SE 的快捷键也能用 Protel 快捷键大全 enter选取或启动 esc放弃或取消 f1启动在线帮助窗口 tab启动浮动图件的属性窗口 启动浮动图件的属性窗口 pgup放大窗口显示比例 pgdn缩小窗口显示比例 end刷新屏幕 del删除点取的元件（1 个） ctrl+del删除选取的元件（2 个或 2 个以上） x+a取消所有被选取图件的选取状态 x将浮动图件左右翻转 y将浮动图件上下翻转 space将浮动图件旋转 90 度 c

4、rtl+ins将选取图件复制到编辑区里 shift+ins将剪贴板里的图件贴到编辑区里 shift+del将选取图件剪切放入剪贴板里 alt+backspace恢复前一次的操作 ctrl+backspace取消前一次的恢复 crtl+g跳转到指定的位置 crtl+f寻找指定的文字 alt+f4关闭 protel spacebar绘制导线，直线或总线时，改变走线模式 v+d缩放视图，以显示整张电路图 v+f缩放视图，以显示所有电路部件 home以光标位置为中心，刷新屏幕 esc终止当前正在进行的操作，返回待命状态 backspace放置导线或多边形时，删除最末一个顶点 delete放置导线或多边

5、形时，删除最末一个顶点 ctrl+tab在打开的各个设计文件文档之间切换 alt+tab在打开的各个应用程序之间切换 a弹出 editalign 子菜单 b弹出 view oolbars 子菜单 e弹出 edit 菜单 f弹出 file 菜单 h弹出 help 菜单 j弹出 editjump 菜单 l弹出 editset location makers 子菜单 m弹出 editmove 子菜单 o弹出 options 菜单 p弹出 place 菜单 r弹出 reports 菜单 s弹出 editselect 子菜单 t弹出 tools 菜单 v弹出 view 菜单 w弹出 window 菜单

6、x弹出 editdeselect 菜单 z弹出 zoom 菜单 左箭头光标左移 1 个电气栅格 shift+左箭头光标左移 10 个电气栅格 右箭头光标右移 1 个电气栅格 shift+右箭头光标右移 10 个电气栅格 上箭头光标上移 1 个电气栅格 shift+上箭头光标上移 10 个电气栅格 下箭头光标下移 1 个电气栅格 shift+下箭头光标下移 10 个电气栅格 ctrl+1以零件原来的尺寸的大小显示图纸 ctrl+2以零件原来的尺寸的 200%显示图纸 ctrl+4以零件原来的尺寸的 400%显示图纸 ctrl+5以零件原来的尺寸的 50%显示图纸 ctrl+f查找指定字符 ctr

7、l+g查找替换字符 ctrl+b将选定对象以下边缘为基准，底部对齐 ctrl+t将选定对象以上边缘为基准，顶部对齐 ctrl+l将选定对象以左边缘为基准，靠左对齐 ctrl+r将选定对象以右边缘为基准，靠右对齐 ctrl+h将选定对象以左右边缘的中心线为基准，水平居中排列 ctrl+v将选定对象以上下边缘的中心线为基准，垂直居中排列 ctrl+shift+h将选定对象在左右边缘之间，水平均布 ctrl+shift+v将选定对象在上下边缘之间，垂直均布 f3查找下一个匹配字符 shift+f4将打开的所有文档窗口平铺显示 shift+f5将打开的所有文档窗口层叠显示 shift+单左鼠选定单个对

8、象 crtl+单左鼠，再释放 crtl拖动单个对象 shift+ctrl+左鼠移动单个对象 按 ctrl 后移动或拖动移动对象时，不受电器格点限制 按 alt 后移动或拖动移动对象时，保持垂直方向 按 shift+alt 后移动或拖动移动对象时，保持水平方向 RF pcb design 基本规则 （sirf reference） 1.sirf reference 典型的四，六层板，标准 FR4 材质 2.所有的元件尽可能的表贴 3.连接器的放置时，应尽量避免将噪音引入 RF 电路，尽量使用小的连接器，适当的接地 4.所有的 RF 器件应放置紧密，使连线最短和交叉最小（关键） 5.所有的 pin

9、 有应严格按照 reference schematic.所有 IC 电源脚应当有 0.01uf 的退藕电容， 尽可能的离管脚近，而且必须要经过孔到地和电源层 6.预留屏蔽罩空间给 RF 电路和基带部分，屏蔽罩应当连续的在板子上连接，而且应每 隔 100mil（最小）过孔到地层 7.RF 部分电路与数字部分应在板子上分开 8.RF 的地应直接的接到地层，用专门的过孔和和最短的线 9.TCXO 晶振和晶振相关电路应与高 slew-rate 数字信号严格的隔离 10.开发板要加适当的测试点 11.使用相同的器件，针对开发过程中的版本 12.使 RTC 部分同数字，RF 电路部分隔离，RTC 电路要尽

10、可能放在地层之上走线 PCB 设计方法和技巧(1) 1、如何选择 PCB 板材？ 选择 PCB 板材必须在满足设计需求和可量产性及成本中间取得平衡点。设计需求包含电气 和机构这两部分。通常在设计非常高速的 PCB 板子(大于 GHz 的频率)时这材质问题会比较 重要。例如，现在常用的 FR-4 材质，在几个 GHz 的频率时的介质损(dielectric loss)会对信 号衰减有很大的影响，可能就不合用。就电气而言，要注意介电常数(dielectric constant)和介 质损在所设计的频率是否合用。 2、如何避免高频干扰？ 避免高频干扰的基本思路是尽量降低高频信号电磁场的干扰， 也就是

11、所谓的串扰(Crosstalk)。 可用拉大高速信号和模拟信号之间的距离，或加 ground guard/shunt traces 在模拟信号旁边。 还要注意数字地对模拟地的噪声干扰。 3、在高速设计中，如何解决信号的完整性问题？ 信号完整性基本上是阻抗匹配的问题。而影响阻抗匹配的因素有信号源的架构和输出阻抗 (output impedance)，走线的特性阻抗，负载端的特性，走线的拓朴(topology)架构等。解决的 方式是*端接(termination)与调整走线的拓朴。 4、差分布线方式是如何实现的？ 差分对的布线有两点要注意，一是两条线的长度要尽量一样长，另一是两线的间距(此间距 由

12、差分阻抗决定)要一直保持不变，也就是要保持平行。平行的方式有两种，一为两条线走 在 同 一 走 线 层 (side-by-side) ， 一 为 两 条 线 走 在 上 下 相 邻 两 层 (over-under) 。 一 般 以 前 者 side-by-side 实现的方式较多。 5、对于只有一个输出端的时钟信号线，如何实现差分布线？ 要用差分布线一定是信号源和接收端也都是差分信号才有意义。 所以对只有一个输出端的时 钟信号是无法使用差分布线的。 6、接收端差分线对之间可否加一匹配电阻？ 接收端差分线对间的匹配电阻通常会加, 其值应等于差分阻抗的值。这样信号品质会好些。 7、为何差分对的布线

13、要*近且平行？ 对差分对的布线方式应该要适当的*近且平行。 所谓适当的*近是因为这间距会影响到差分阻 抗(differential impedance)的值, 此值是设计差分对的重要参数。需要平行也是因为要保持差 分阻抗的一致性。若两线忽远忽近, 差分阻抗就会不一致, 就会影响信号完整性(signal integrity)及时间延迟(timing delay)。 8、如何处理实际布线中的一些理论冲突的问题 1. 基本上, 将模/数地分割隔离是对的。 要注意的是信号走线尽量不要跨过有分割的地方 (moat), 还有不要让电源和信号的回流电流路径(returning current path)变太

14、大。 2. 晶振是模拟的正反馈振荡电路, 要有稳定的振荡信号, 必须满足 loop gain 与 phase 的规范, 而这模拟信号的振荡规范很容易受到干扰, 即使加 ground guard traces 可能也无法完全隔离 干扰。 而且离的太远, 地平面上的噪声也会影响正反馈振荡电路。 所以, 一定要将晶振和 芯片的距离进可能*近。 3. 确实高速布线与 EMI 的要求有很多冲突。但基本原则是因 EMI 所加的电阻电容或 ferrite bead, 不能造成信号的一些电气特性不符合规范。 所以, 最好先用安排走线和 PCB 叠层的 技巧来解决或减少 EMI 的问题, 如高速信号走内层。 最

15、后才用电阻电容或 ferrite bead 的方 式, 以降低对信号的伤害。 9、如何解决高速信号的手工布线和自动布线之间的矛盾？ 现在较强的布线软件的自动布线器大部分都有设定约束条件来控制绕线方式及过孔数目。 各家 EDA 公司的绕线引擎能力和约束条件的设定项目有时相差甚远。 例如, 是否有足够的 约束条件控制蛇行线(serpentine)蜿蜒的方式, 能否控制差分对的走线间距等。这会影响到自 动布线出来的走线方式是否能符合设计者的想法。 另外, 手动调整布线的难易也与绕线引 擎的能力有绝对的关系。 例如, 走线的推挤能力, 过孔的推挤能力, 甚至走线对敷铜的推挤 能力等等。 所以, 选择一

16、个绕线引擎能力强的布线器, 才是解决之道。 10、关于 test coupon。 test coupon 是用来以 TDR (Time Domain Reflectometer) 测量所生产的 PCB 板的特性阻抗是 否满足设计需求。 一般要控制的阻抗有单根线和差分对两种情况。 所以， test coupon 上 的走线线宽和线距(有差分对时)要与所要控制的线一样。 最重要的是测量时接地点的位置。 为了减少接地引线(ground lead)的电感值， TDR 探棒(probe)接地的地方通常非常接近量信 号的地方(probe tip)， 所以， test coupon 上量测信号的点跟接地点的

17、距离和方式要符合所 用的探棒。详情参考如下链接 1. 2. http:/www.P (点选 Application notes) 11、在高速 PCB 设计中，信号层的空白区域可以敷铜，而多个信号层的敷铜在接地和接电 源上应如何分配？ 一般在空白区域的敷铜绝大部分情况是接地。 只是在高速信号线旁敷铜时要注意敷铜与信 号线的距离， 因为所敷的铜会降低一点走线的特性阻抗。 也要注意不要影响到它层的特性 阻抗， 例如在 dual stripline 的结构时。 12、 是否可以把电源平面上面的信号线使用微带线模型计算特性阻抗？电源和地平面之间的 信号是否可以使用带状线模型计算？ 是的， 在计算特性阻

18、抗时电源平面跟地平面都必须视为参考平面。 例如四层板: 顶层-电 源层-地层-底层， 这时顶层走线特性阻抗的模型是以电源平面为参考平面的微带线模型。 13、在高密度印制板上通过软件自动产生测试点一般情况下能满足大批量生产的测试要求 吗？ 一般软件自动产生测试点是否满足测试需求必须看对加测试点的规范是否符合测试机具的 要求。另外，如果走线太密且加测试点的规范比较严，则有可能没办法自动对每段线都加上 测试点，当然，需要手动补齐所要测试的地方。 14、添加测试点会不会影响高速信号的质量？ 至于会不会影响信号质量就要看加测试点的方式和信号到底多快而定。 基本上外加的测试点 (不用线上既有的穿孔(via

19、 or DIP pin)当测试点)可能加在线上或是从线上拉一小段线出来。 前 者相当于是加上一个很小的电容在线上， 后者则是多了一段分支。 这两个情况都会对高速信 号多多少少会有点影响，影响的程度就跟信号的频率速度和信号缘变化率(edge rate)有关。 影响大小可透过仿真得知。原则上测试点越小越好(当然还要满足测试机具的要求)分支越短 越好。 15、若干 PCB 组成系统，各板之间的地线应如何连接？ 各个 PCB 板子相互连接之间的信号或电源在动作时， 例如 A 板子有电源或信号送到 B 板子， 一定会有等量的电流从地层流回到 A 板子 (此为 Kirchoff current law)。

20、 这地层上的电流会找 阻抗最小的地方流回去。所以，在各个不管是电源或信号相互连接的接口处，分配给地层的 管脚数不能太少，以降低阻抗，这样可以降低地层上的噪声。另外，也可以分析整个电流环 路，尤其是电流较大的部分，调整地层或地线的接法，来控制电流的走法(例如，在某处制 造低阻抗，让大部分的电流从这个地方走)，降低对其它较敏感信号的影响。 16、能介绍一些国外关于高速 PCB 设计的技术书籍和资料吗？ 现在高速数字电路的应用有通信网路和计算机等相关领域。在通信网路方面，PCB 板的工 作频率已达 GHz 上下， 迭层数就我所知有到 40 层之多。 计算机相关应用也因为芯片的进步， 无论是一般的 P

21、C 或服务器(Server)， 板子上的最高工作频率也已经达到 400MHz (如 Rambus) 以上。因应这高速高密度走线需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工 艺的需求也渐渐越来越多。 这些设计需求都有厂商可大量生产。 以下提供几本不错的技术书籍： 1.Howard W. Johnson， “High-Speed Digital Design A Handbook of Black Magic” ； 2.Stephen H. Hall， “High-Speed Digital System Design” ； 3.Brian

22、 Yang， “Digital Signal Integrity” ； 4.Dooglas Brook， “Integrity Issues and printed Circuit Board Design” 。 17、两个常被参考的特性阻抗公式： a.微带线(microstrip) Z=87/sqrt(Er+1.41)ln5.98H/(0.8W+T) 其中，W 为线宽，T 为走线的铜皮厚度，H 为走 线到参考平面的距离，Er 是 PCB 板材质的介电常数(dielectric constant)。此公式必须在 0.1(W/H)2.0 及 1(Er)15 的情况才能应用。 b.带状线(stri

23、pline) Z=60/sqrt(Er)ln4H/0.67(T+0.8W) 其中，H 为两参考平面的距离，并且走线位于两参 考平面的中间。此公式必须在 W/H0.35 及 T/H100MHz）高密度 PCB 设计中的技巧? 在设计高速高密度 PCB 时，串扰(crosstalk interference)确实是要特别注意的，因为它对时序 (timing)与信号完整性(signal integrity)有很大的影响。以下提供几个注意的地方： 1.控制走线特性阻抗的连续与匹配。 2.走线间距的大小。一般常看到的间距为两倍线宽。可以透过仿真来知道走线间距对时序及 信号完整性的影响，找出可容忍的最小间

24、距。不同芯片信号的结果可能不同。 3.选择适当的端接方式。 4.避免上下相邻两层的走线方向相同，甚至有走线正好上下重迭在一起，因为这种串扰比同 层相邻走线的情形还大。 5.利用盲埋孔(blind/buried via)来增加走线面积。但是 PCB 板的制作成本会增加。 在实际执行时确实很难达到完全平行与等长，不过还是要尽量做到。除此以外，可以预留差 分端接和共模端接，以缓和对时序与信号完整性的影响。 23、模拟电源处的滤波经常是用 LC 电路。但是为什么有时 LC 比 RC 滤波效果差？ LC 与 RC 滤波效果的比较必须考虑所要滤掉的频带与电感值的选择是否恰当。 因为电感的 感抗(react

25、ance)大小与电感值和频率有关。如果电源的噪声频率较低，而电感值又不够大， 这时滤波效果可能不如 RC。但是，使用 RC 滤波要付出的代价是电阻本身会耗能，效率较 差，且要注意所选电阻能承受的功率。 24、滤波时选用电感，电容值的方法是什么？ 电感值的选用除了考虑所想滤掉的噪声频率外，还要考虑瞬时电流的反应能力。如果 LC 的 输出端会有机会需要瞬间输出大电流， 则电感值太大会阻碍此大电流流经此电感的速度， 增 加纹波噪声(ripple noise)。 电容值则和所能容忍的纹波噪声规范值的大小有关。纹波噪声值要求越小，电容值会较大。 而电容的 ESR/ESL 也会有影响。 另外，如果这 LC

26、 是放在开关式电源(switching regulation power)的输出端时，还要注意此 LC 所产生的极点零点(pole/zero)对负反馈控制(negative feedback control)回路稳定度的影响。 25、如何尽可能的达到 EMC 要求，又不致造成太大的成本压力？ PCB 板上会因 EMC 而增加的成本通常是因增加地层数目以增强屏蔽效应及增加了 ferrite bead、choke 等抑制高频谐波器件的缘故。除此之外，通常还是需搭配其它机构上的屏蔽结 构才能使整个系统通过 EMC 的要求。以下仅就 PCB 板的设计技巧提供几个降低电路产生 的电磁辐射效应。 1、尽可

27、能选用信号斜率(slew rate)较慢的器件，以降低信号所产生的高频成分。 2、注意高 频器件摆放的位置，不要太*近对外的连接器。 3、注意高速信号的阻抗匹配，走线层及其回流电流路径(return current path)， 以减少高频 的反射与辐射。 4、在各器件的电源管脚放置足够与适当的去耦合电容以缓和电源层和地层上的噪声。特别 注意电容的频率响应与温度的特性是否符合设计所需。 5、对外的连接器附近的地可与地层做适当分割，并将连接器的地就近接到 chassis ground。 6、可适当运用 ground guard/shunt traces 在一些特别高速的信号旁。但要注意 guar

28、d/shunt traces 对走线特性阻抗的影响。 7、电源层比地层内缩 20H，H 为电源层与地层之间的距离。 26、当一块 PCB 板中有多个数/模功能块时，常规做法是要将数/模地分开，原因何在？ 将数/模地分开的原因是因为数字电路在高低电位切换时会在电源和地产生噪声，噪声的大 小跟信号的速度及电流大小有关。 如果地平面上不分割且由数字区域电路所产生的噪声较大 而模拟区域的电路又非常接近，则即使数模信号不交*， 模拟的信号依然会被地噪声干扰。 也就是说数模地不分割的方式只能在模拟电路区域距产生大噪声的数字电路区域较远时使 用。 27、另一种作法是在确保数/模分开布局，且数/模信号走线相互

29、不交*的情况下，整个 PCB 板地不做分割，数/模地都连到这个地平面上。道理何在？ 数模信号走线不能交*的要求是因为速度稍快的数字信号其返回电流路径(return current path) 会尽量沿着走线的下方附近的地流回数字信号的源头，若数模信号走线交*，则返回电流所 产生的噪声便会出现在模拟电路区域内。 28、在高速 PCB 设计原理图设计时，如何考虑阻抗匹配问题？ 在设计高速 PCB 电路时，阻抗匹配是设计的要素之一。而阻抗值跟走线方式有绝对的关系， 与参考层(电源层或地层)的距 例如是走在表面层(microstrip)或内层(stripline/double stripline)， 离，走线宽度，PCB 材质等均会影响走线的特性阻抗值。也就是说要在布线后才能确定阻 抗值。 一般仿真软件