fpga设计方案1 (1).doc

1、 FPGA设计方案一、功能概述业务接口模块FPGA实现以下功能：l 与MCU通信的模块l 业务接口模块的初始化信息模块l 控制以太网芯片通信的模块l 与610通信的模块二、 结构框图FPGA设计总体框图如图1所示，包括四大模块块：与MCU通信的SSP模块、业务接口模块的初始化信息控制CTR_LOCAL模块、与以太网芯片通信的CTR_ETH的模块和与610通信的CRT_OMI模块。图1 FPGA设计的总体框图三、 接口说明表1 输入输出接口说明表：信号名称IO方向信号说明MCU_SSI网管监控模块MCU输给业务接口模块FPGA的片选信号，低电平有效。MCU_SCLKI网管监控模块MCU输给业务接

2、口模块FPGA的时钟信号，上升/下降沿采集数据。MCU_MOSII网管监控模块MCU输给业务接口模块FPGA的数据。MCU_MISOO业务接口模块FPGA输出给网管监控模块MCU的数据。FPGA_INTO业务接口模块FPGA输出给网管监控模块MCU的中断信号，低电平有效。OMI_RCLKIPVG610的OMI给业务接口模块FPGA的接收时钟，上升/下降沿采集数据。OMI_RXDIPVG610的OMI给业务接口模块FPGA的数据信号OMI_TCLKIPVG610的OMI给业务接口模块FPGA的发送时钟，上升/下降沿采集数据。OMI_TXDO业务接口模块FPGA给PVG610的OMI的数据信号CS

3、_ETHOETH芯片的片选信号，低电平有效SCLK_ETHO业务接口模块FPGA给ETH芯片的时钟MOSI_ETHO业务接口模块FPGA给发送数据ETH芯片MISO_ETHI业务接口模块ETH芯片发送数据给FPGA四、 各模块功能、接口及时序说明4.1 FPGA与MCU通信模块图2 FPGA与MCU通信模块框图MCU与FPGA之间传输数据方式为SPI，MCU作主片，FPGA为从片；业务接口模块需要中断时，由FPGA产生中断请求信号。SSPIINSTREG表示指令寄存器，FPGA对该寄存器中的指令进行解析4.1.1 指令解析单元1.设计框图图 3 指令解析单元框图2.实现方案MCU_CS有效，接

4、收单元接收数据，第一个字节接收完毕后FIR_BYTE_RECIED有效，使能指令解析单元，接受的第一个自己放入指令解析单元的指令寄存器。表2 标识位含义说明表：r/wA0A1使能信号(高有效)000wren_OMI100rden_OMI001wren_ETH101rden_ETH11xrden_LOCAL4.1.2 数据接收单元图4 SSP模块接收数据单元4.1.3 数据发送单元图5 SSP 模块接收数据单元4.1.4 中断产生单元图6 SSP模块中断产生单元4.2 业务接口模块初始信息模块图7 业务接口模块初始信息模块框图系统上电后，控制单元发中断信号LOCAL_CONF_INT，MCU响应

5、该中断后，该控制单元收到rden_LOCAL有效信号时，产生rd_en，按照时钟rd_clk读出INIT_CONF_ROM中的业务接口模块的初始配置信息，并送到SSP_TX单元。由于INIT_CONF_ROM中的数据时预先存的，在控制单元中设置一个减计数器LOCAL_rd_cnt，它的初始值为要读的数据个数，当该计数器为LOCAL_rd_cnt=0时，rd_en为低，配置信息发送完毕。4.3 FPGA与ETH芯片通信模块图8 FPGA与ETH芯片通信设计框图4.3.1 给ETH芯片发送数据模块 图9 给ETH芯片发送数据的实现框图4.3.1 读ETH芯片配置信息模块图10 读ETH芯片配置信息实现框图4.4 FPGA与PVG610的OMI通信模块图11 FPGA与PVG610的OMI通信4.4.1 发OMI数据的设计与实现图12 发OMI数据的实现框图4.4.2 收OMI数据的设计与实现图13 收OMI数据的实现框图