DSP输入输出课件.docx

1、DSP输入输出课件1. 系统控制和状态寄存器1（SCSR1）地址7018H位15 保留位位14 CLKSRC。CLKOUT引脚源选择位0 CLKOUT引脚输出CPU时钟1 CLKOUT 引脚输出WDCLK时钟位1312 LPM（1：0）。低功耗模式选择位，这两位声明了CPU在执行IDLE指令时进入哪一种低功耗方式。01 CPU 进入IDLE1（LPM0）02 CPU 进入IDLE2（LPM1）1x CPU 进入HALT（LPM2）位119 PLL时钟预定标选择位，这三位对输入时钟选择PLL倍频系数。CLKPS2CLKPS1CLIPS0系统时钟频率0004*fin0012*fin0101.33*

2、fin0111*fin1000.8*fin1010.66*fin1100.57*fin1110.5*fin位8 保留位位7 ADC CLKEN。ADC模块时钟使能控制位。0 禁止ADC模块的时钟（即：关断ADC模块以节约能量）1 使能ADC模块的时钟，且正常运行位6 SCI CLKEN。SCI模块时钟使能控制位。0 禁止SCI模块的时钟（即：关断SCI模块以节约能量）1 使能SCI模块的时钟，且正常运行位5 SPI CLKEN。SPI模块时钟使能控制位。0 禁止SPI模块的时钟（即：关断SPI模块以节约能量）1 使能SPI模块的时钟，且正常运行位4 CAN CLKEN。CAN模块时钟使能控制位

3、。0 禁止CAN模块的时钟（即：关断CAN模块以节约能量）1 使能CAN模块的时钟，且正常运行位3 EVB CLKEN。EVB模块时钟使能控制位。0 禁止EVB模块的时钟（即：关断EVB模块以节约能量）1 使能EVB模块的时钟，且正常运行位2 EVA CLKEN。EVA模块时钟使能控制位。0 禁止EVA模块的时钟（即：关断EVA模块以节约能量）1 使能EVA模块的时钟，且正常运行位1保留位位0 ILLADR位。无效地址检测位。2中断标志寄存器（IFR）位156 保留位。这些位读出时始终为0。位5 INT6 flag中断6标志位。该位用作连至第6级中断INT6的所有中断标志。0 无INT6级的中

4、断挂起1 至少一个INT6级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。位4 INT5 FLAG 中断5标志位。位该用作连至第5级中断INT5的所有中断标志。0 无INT5级的中断挂起1 至少一个INT5级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。位3INT4 FLAG 中断4标志位。该位用作连至第4级中断INT4的所有中断标志。0 无INT4级的中断挂起1 至少一个INT4级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。位2 INT3 FLAG 中断3标志位。该位用作连至第3级中断INT3的所有中断标志。0 无INT3级的中断挂起1 至少一个INT3级的中

5、断挂起，向该位写1可将该位清除为0，即清除中断请求。位1 INT2 FLAG 中断2标志位。该位用作连至第2级中断INT2的所有中断标志。0 无INT2级的中断挂起1 至少一个INT2级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。位0 INT1 FLAG 中断1标志位。该位用作连至第1级中断INT1的所有中断标志。0 无INT1级的中断挂起1 至少一个INT1级的中断挂起，向该位写1可将该位清除为0，即清除中断请求。3中断屏蔽寄存器（IMR） 位156 保留位。这些位读出时始终为0。位5 INT6 mask中断6的屏蔽位。0 中断INT6级被屏蔽1 中断INT6级被使能位4 INT

6、5 mask中断5的屏蔽位。0 中断INT5级被屏蔽1 中断INT5级被使能位3 INT4 mask中断4的屏蔽位。0 中断INT4级被屏蔽1 中断INT4级被使能位2 INT3 mask中断3的屏蔽位。0 中断INT3级被屏蔽1 中断INT3级被使能位1 INT2 mask中断2的屏蔽位。 0 中断INT2级被屏蔽1 中断INT2级被使能位0 INT1 mask中断1的屏蔽位。0 中断INT1级被屏蔽1 中断INT1级被使能4清除控制位指令CLRCC 状态寄存器ST1的进位位CNF 存器ST1的RAM 配置控制位INTM 存器ST1的中断方式位OVM 寄存器ST1的溢出方式位 SXM 状态寄

7、存器ST1的符号扩展位TC 状态寄存器ST1的测试/控制标志位XF 状态寄存器ST1的XF引脚状态位5 I/O 复用控制寄存器51 I/O口复用控制寄存器A（MCRA）MCRA.15MCRA.14MCRA.13MCRA.12MCRA.11MCRA.10MCRA.9MCRA.8MCRA. 7MCRA. 6MCRA. 5MCRA. 4MCRA. 3MCRA. 2MCRA.1MCRA.0表 I/O复用控制寄存器A（MCRA）配置位位的名称功能选择 基本功能（MCRA.n=1）一般I/O口（MCRA.n=0）0MCRA. 0 SCITXD IOPA01MCRA. 1SCIRXDIOPA12MCRA.

8、2XINT1IOPA23MCRA. 3CAP1/QEP1IOPA34MCRA. 4CAP2/QEP2IOPA45MCRA. 5CAP3IOPA56MCRA. 6PWM1IOPA67MCRA. 7PWM2IOPA78MCRA. 8PWM3IOPB09MCRA. 9PWM4IOPB110MCRA. 10PWM5IOPB211MCRA. 11PWM6IOPB312MCRA. 12T1PWM/T1CMPIOPB413MCRA. 13T2PWM/T2CMPIOPB514MCRA. 14TDIRAIOPB615MCRA.15TCLKINAIOPB752 I/O口复用控制寄存器B（MCRB）MCRB.15M

9、CRB. 14MCRB. 13MCRB.12MCRB.11MCRB.10MCRB. 9MCRB.8MCRB. 7MCRB. 6MCRB. 5MCRB. 4MCRB. 3MCRB. 2MCRB.0MCRB. 0表 I/O复用控制寄存器B（MCRB）配置位位的名称功能选择 基本功能（MCRB.n=1）一般I/O口（MCRB.n=0）0MCRB. 0 W/R IOPC01MCRB. 1BIOIOPC12MCRB. 2SPISIMOIOPC23MCRB. 3SPISOMIIOPC34MCRB. 4SPICLKIOPC45MCRB. 5SPISTEIOPC56MCRB. 6CANTXIOPC67MCRB

10、. 7CANRXIOPC78MCRB. 8XINT2/ADCSOCIOPD09MCRB. 9EMU0保留位10MCRB. 10EMU1保留位11MCRB. 11TCK保留位12MCRB. 12TDI保留位13MCRB. 13TDO保留位14MCRB. 14TMS保留位15MCRB.15TMS2保留位53 I/O口复用控制寄存器C（MCRC）MCRC.15MCRC.14MCRC.13MCRC.12MCRC.11MCRC.10MCRC.9MCRC.8MCRC. 7MCRC. 6MCRC. 5MCRC. 4MCRC. 3MCRC. 2MCRC.1MCRC.0表 I/O复用控制寄存器C（MCRC）配置

11、位位的名称功能选择 基本功能（MCRC.n=1）一般I/O口（MCRC.n=0）0MCRC. 0 CLKOUT IOPE01MCRC. 1PWM7IOPE12MCRC. 2PWM8IOPE23MCRC. 3PWM9IOPE34MCRC. 4PWM10IOPE45MCRC. 5PWM11IOPE56MCRC. 6PWM12IOPE67MCRC. 7CAP4/QEP3IOPE78MCRC. 8CAP5/QEP4IOPF09MCRC. 9CAP6IOPF110MCRC. 10T3PWM/T3CMPIOPF211MCRC. 11T4PWM/T4CMPIOPF312MCRC. 12TDIRBIOPF41

12、3MCRC. 13TCLKINBIOPF514MCRC. 14IOPF6IOPF615MCRC.15保留位保留位6I/O口数据和方向寄存器61端口A数据和方向控制寄存器A（PADATDIR）地址7098HA7DIRA6DIRA5DIRA4DIRA3DIRA2DIRA1DIRA0DIRRW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 IOPA7IOPA6IOPA5IOPA4IOPA3IOPA2IOPA1IOPA0RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+注：_+复位后的值和相应的引脚的状态有关，R=可读，W=可写，_0=复位后的值

13、位158 AnDIR1 配置相应的引脚为输入方式2 配置相应的引脚为输出方式位70 IOPAn 如果AnDIR=0，即引脚为输入方式 0 读相应的引脚为低电平1 读相应的引脚为高电平如果AnDIR=1,即引脚为输出方式1 置相应的引脚使其输出为低电平2 设置相应的引脚使其输出为高电平62 端口B数据和方向控制寄存器B（PBDATDIR）地址709AHB7DIRB6DIRB5DIRB4DIRB3DIRB2DIRB1DIRB0DIRRW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 IOPB7IOPB6IOPB5IOPB4IOPB3IOPB2IOPB1IOPB0RW_+

14、 RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+注：_+复位后的值和相应的引脚的状态有关，R=可读，W=可写，_0=复位后的值位158 BnDIR1 配置相应的引脚为输入方式2 配置相应的引脚为输出方式位70 IOPBn 如果BnDIR=0，即引脚为输入方式 0 读相应的引脚为低电平1 读相应的引脚为高电平如果BnDIR=1,即引脚为输出方式1 置相应的引脚使其输出为低电平2 设置相应的引脚使其输出为高电平63端口C数据和方向控制寄存器C（PCDATDIR）地址709CHC7DIRC6DIRC5DIRC4DIRC3DIRC2DIRC1DIRC0DIRRW_0 RW_0 R

15、W_0 RW_0 RW_0 RW_0 RW_0 RW_0 IOPC7IOPC6IOPAC5IOPC4IOPC3IOPC2IOPC1IOPC0RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_X注：_+复位后的值和相应的引脚的状态有关，R=可读，W=可写，_0=复位后的值，_X未定义位158 CnDIR1 配置相应的引脚为输入方式2 配置相应的引脚为输出方式位70 IOPCn 如果CnDIR=0，即引脚为输入方式 0 读相应的引脚为低电平1 读相应的引脚为高电平如果CnDIR=1,即引脚为输出方式1 置相应的引脚使其输出为低电平2 设置相应的引脚使其输出为高电平64端口

16、D数据和方向控制寄存器D（PDDATDIR）地址709EH保留位D0DIR RW_0 保留位IOPD0 RW_+65 端口E数据和方向控制寄存器E（PEDATDIR）地址7094HE7DIRBE6DIRE5DIRE4DIRE3DIRE2DIRE1DIRE0DIRRW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 IOPE7IOPE6IOPE5IOPE4IOPE3IOPE2IOPE1IOPE0RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_X注：_+复位后的值和相应的引脚的状态有关，R=可读，W=可写，_0=复位后的值，X未定义66 端口F

17、数据和方向控制寄存器F（PFDATDIR）地址7096HE7DIRE6DIRE5DIRE4DIRE3DIRE2DIRE1DIRE0DIRRW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 IOPE7IOPE6IOPE5IOPE4IOPE3IOPE2IOPE1IOPE0RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_+ RW_X注：_+复位后的值和相应的引脚的状态有关，R=可读，W=可写，_0=复位后的值，X未定义DSP外设存储器映射图 Memory-Mapped Registers and ReservedOn-chip DARAM B2Illeg

18、al ReservedOn-chip DARAM B0On-chip DARAM B1Reserved IllegalSARAM(2K)IllegalPeripheral Frame 1(PF1)Peripheral Frame 2(PF2)IllegalPeripheral Frame 3(PF3)IllegalExternalReservedInterrupt-mask RegisterReservedInterrupt Flag RegisterEmulation Registers and Reserved IllegalSystem Configuration and Control

19、 RegistersWatchdog Timer RegisterslllegalSPISCIIllegalExternal-Interrupt RegistersIllegalDigital I/O Control RegistersADC control registersIllegalCAN control registersIllegalCAN MailboxIllegalGeneral-purpose Timer RegistersCompare ,PWM and Deadband RegistersCapture and QEP RegistersInterrupt Mask ,V

20、ector and Flag RegistersIllegalGeneral-purpose Timer RegistersCompare ,PWM,and Deadband RegistersCapture and QEP RegistersInterrupt Mask,Vector and Flag RegistersIllegalADC控制寄存器1（ADCTRL1）保留位RESETSOFTFREEACQ PS3ACQ PS2ACQ PS1ACQ PS0RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0CPSCONT RUNINT PR1SEQ CASCCAL

21、ENABRG ENAHI/LOSTEST ENARW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 RW_0 位15 保留位位14 复位位。ADC模块软件复位位。这一位对ADC模块的主动复位，所有的寄存器和排序器指针都复位到器件上电时的初始状态0 无影响1 复位整个ADC模拟位1312 SOFT 位和FREE 位。这两位决定仿真悬挂时ADC模块的工作情况。在自由运行模式下。 ADC模块的运行不受仿真影响，在停止模式下，仿真悬挂时，ADC模块可立即停止或者完成当前操作之后停止。SOFT FREE0 0 一旦仿真悬挂，ADC模块立即停止1 0 仿真悬挂时，ADC模块完成当前转换后

22、停止X 1自由运行，继续运行而不管仿真悬挂118位 采样时间选择位ACQ PS3ACQPS0。这几位决定了ADC时钟的预定标系数。见表8 .7。CPU时钟为30MHZ时ADC模块的预定标系数#ACQ PS3ACQ PS2ACQ PS1ACQ PS0预定标因子（除以）采样窗口时间信号源阻抗（CPS=0）信号源阻抗（CPS=1）0000012*TCLK673851000124*TCLK38510202001036*TCLK70216553001148*TCLK1020229040100510*TCLK1337292550101612*TCLK1655356060110714*TCLK1972419

23、470111816*TCLK2290482981000918*TCLK910011020*TCLK1010101122*TCLK1110111224*TCLK1211001326*TCLK1311011428*TCLK1411101530*TCLK1511111632*TCLK1) TCLK的周期取决于“转换时钟预定标因子”位（BIT7），例如：2) CPS=0：TCLK=1/CLK（例对于CLK=40MHZ，TCLK=25ns）3) CPS=0：TCLK=1/CLK/2对于CLK=40MHZ，TCLK=50ns）位7 CPS位。转换时钟预定标位。这一位决定了ADC转换逻辑时钟的预定标0 FC

24、LK= CLK/11 FCLK= CLK/2其中CLK为CPU时钟频率。位6 连续转换位CONT RUN 。这一位决定排序器工作在连续转换模式或者启动/停止模式。用户可以在当前转换序列正被执行时向这一位写数，但是只有在当前转换序列完成之后才生效，在连续模式下，用户不用对排序器复位，而在启动/停止模式下，排序器必须被复位以使排序器指针指到CONV00。1 启动/停止模式2 连续转换模式。位5 ADC中断请求优先级位 INT PRI。0 高优先级1 低优先级位4 级连排序器工作方式位 SEQ ACSC。0 双排序器工作模式。SEQ1 和SEQ2作为两个最多可选择8个转换通道的排序器1 级连模式。S

25、EQ1和SEQ2级连起来作为一个最多可选择16个转换通道的排序器SEQ位3 偏差校准使能位 CAL ENA0 禁止校准模式1 使能校准模式位2桥使能位 BRG ENA。见表8.8。BRG ENAHI/LOCAL ENA=1(参考电压（V）STEST ENA=1(参考电压（V）0-0VREFLOVREFLO01VREFHIVREFHI10|（VREFHI- VREFLO）/2 |VREFLO11|（VREFLO- VREFHI）/2 |VREFHI0 满的参考电压被接到ADC输入1参考的中点电压被接到ADC输入位1 VREFHI和VREFLO选择位HI/LO，见表8.8。0 用VREFLO作为A

26、DC输入的值1 用VREFHI作为ADC输入的值位0 自测试使能位STEST ENA1 禁止自测试模式2 使能自测试模式ADC控制寄存器2(ADCTRL2)EVB SOC SEQ RST SEQ1/STRT CALSOC SEQ1SEQ1 BSYINT ENA SEQ1(Mode 1)INT ENA SEQ1(Mode 0)INT FLAG SEQ1EVA SOC SEQ1EXT SOCSEQ1RST SEQ2SOC SEQ2SEQ2BSYINT ENA SEQ2 Mode 1INT ENA SEQ2(Mode 0)INT FLAG SEQ2EVBSOC SEQ2位15 EVB SOC SEQ 。EVB的SOC信号为级连排序器使能位。0 不起作用1 允许级连的排序器SEQ 被事件管理器B的信号启动位14 RST SEQ1/STRT CAL。 复位排序器1/启动校准转换方式位。在校准转换方式被禁止的情况下：0 不起作用1启动校准转换方式