项目测试总结报告.docx

1、项目测试总结报告目录项目测试总结报告 11. 引言 41.1 编写目的 41.2 项目背景 41.3 系统简介 41.4 参考文档 42. 测试设计简介 42.1 测试用例设计 42.2 测试环境与配置 52.3 测试方法和工具 53. 测试结果及其分析 53.1 测试执行情况与记录 53.2 缺陷汇总 63.3 测试覆盖 64. 测试结论与建议 64.1 结论： 64.2 建议： 81. 引言编写目的1） 本报告按照* 项目的技术要求反映*项目的测试结果2） 阅读对象为 项目组所有成员及其相关授权的人员项目背景 项目背景系统简介测试目标描述如下:配合开发部，让该项目最终产品达到产品级标准参考

2、文档 文档（版本/日期）已创建或可用已被接收或已经过复审作者或来源备注需求规约/说明书是是项目计划是是设计规约/说明书是是软件测试计划是是软件测试用例是是2. 测试设计简介测试用例设计 设计测试用例点个；ID模块测试用例点12345678910111213141516测试环境与配置软件版本硬件版本测试方法和工具手工测试3. 测试结果及其分析测试执行情况与记录测试信息基本情况备注RELEASE版本V5.3.0 ;V5.8.0; V5.9.2; V6.6.3共4版本；TEST版本V3.0.0; V3.1.0;V3.1.0.a;V3.1.0.b ;V3.2.0; V3.3.0; V4.0.0; V4

3、.1.0;V5.0.0; V5.1.0; V5.2.0; V5.3.0 ;V5.4.0 ; V5.5.0 ; V5.6.0 ; V5.7.0 ;V5.9.0 ;V5.9.1 ;V5.9.2 ;V6.0.0; V6.2.0; V6.3.0 ;V6.3.1 ;V6.4.0; V6.5.0; V6.6.0; V6.6.0.b; V6.6.1; V6.6.2; V6.6.3; V6.6.4.;V6.6.4.a;V6.6.5共33版本全面测试次数测试时间2005-5 2005-11;测试人员缺陷汇总BUG统计Bug StateBug Total A SeverityB Severity C Severi

4、tyD SeverityPostponed113810Opened62400Resolved00000Assigned00000Submit10100Closer24962152305 All_Count26767165315测试中发现级问题：67; B级问题165; C级问题31 ;D级问题5个；测试覆盖 功能覆盖率：100%; 4. 测试结论与建议结论：所有的功能已经实现；基本稳定；性能上达到了要求； 但还存在以下问题；ID问题原因分析问题等级12345678910111213141516Postponed状态遗留问题ID问题描述初步原因分析问题等级问题等级1234567891011建议：

5、Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装

6、； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb

7、：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创

8、建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极

9、管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常

10、见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）

11、元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图

12、常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中

13、名称不一致的封装； c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin为e,b,c, 而pcb中为1，2，3。 （2）打印时总是不能打印到一页纸上：Protel PCB技术参考 1.原理图常见错误： （1）ERC报告管脚没有接入信号： a. 创建封装时给管脚定义了I/O属性； b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上； c. 创建元件时pin方向反向，必须非pin name端连线。 （2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate. 2.PCB中常见错误： （1）网络载入时报告NODE没有找到： a. 原理图中的元件使用了pcb库中没有的封装； b. 原理图中的元件使用了pcb库中名称不一致的封装； c. 原理图中的元件使用