数字时钟设计实训报告.docx

1、数字时钟设计实训报告成绩：之宇文皓月创作数字电子技术基础课程设计专业班级：电子信息工程1012姓名：李宏伟学号：2010118504226指导教师：王伟平一课程设计要求根据课程设计任务书，本次课程设计的内容为：1、以24小时为一个计数周期。2、具有“时”（0023）、“分”（0059）、“秒”（0059）数字显示。3、系统具有校正时间功能，能分别进行分、时的校正。设计目的在于：掌握数字钟的设计方法和调试方法；掌握计数器、译码器的用法；学会解决实际中出现的问题，如数字钟的校准问题。二课程设计相关器材及应用软件针对本次课程设计，分为两大块。第一块为电路原理的设计及仿真。第二部分为实物的连接和调试。

2、以下列出本次课程设计所用到的各中电子元件以及相关的应用软件。1、课程设计仿真软件： 本次课程设计采取Multisim 11.0作为仿真软件。我在设计的开始时用的是EWB，但是由于EWB 在win7环境下易出错，换成了protuse 7.，但是软件由于是破解版的，bug比较多，最终采取了Multisim 11.0 。2、涉及元器件及相关器材：元件名称 型号 数量计数器74LS161 4块RS触发器4043BD 1块与非门74LS00 3块与门74LS08 1块反相器74LS04 1块BCD码7段数码LCD DCD-HEX 6块直流电源 5V 1个信号发生器 1Hz方波 1台电阻 470欧姆 4个

3、电键开关 SW-2 2个导线 若干三电子时钟设计思路依照课程设计的要求，该数字时钟应当能实现计时功能以及时间的校正功能。1、计数功能实现：本次设计的计数功能由集成二进制计数器74LS161来实现。74LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、坚持等功能。74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。74LS161的功能表如下：功能如下： （1）异步清零功能当CR0时，不管其他输

4、人端的状态如何（包含时钟信号CP），4个触发器的输出全为零。（2）同步并行预置数功能在CR1的条件下，当LD0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3Q0所接收。由于置数操纵必须有CP脉冲上升沿相配合，故称为同步置数。（3）坚持功能在CR=LD1的条件下，当TP0时，不管有无CP脉冲作用，计数器都将坚持原有状态不变（停止计数） 。（4）同步二进制计数功能当CRLDPT1时，74LS161处于计数状态，电路从0000状态开始，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。（5）进位输出C当计数控制端T1，且触发器全为1时，

5、进位输出为1，否则为零。进制同步加法计数器的状态表。下表为进制同步加法计数器的状态表： 由此，我们可以将74LS161的输出端接入一个与非门，然后再和74LS161的清零段相连，从而实现特定进制的计数器。如下图：图中，第一个74LS161（U2）的输出端的13脚和11脚同时接入与非门74LS00中，同时接入第一个74LS161的清零端。即当U2计数到10（1010）的时候，13、11脚同时为高电平，通过与非门转化为低电平输入到U2，将输出清零，同时计数继续，从而构成10进制计数器。U2计数一个周期后，给U1一个cp脉冲信号，U1的计数加1。同理，将U1的12、13脚接入清零端，即计数到6（01

6、10）的时候，循环一次，同时给下一个计数器送入一个脉冲cp。 U1、U2 同时构成一个60进制的计数器，刚好作为计时器的计分、秒。对于小时计数器原理大致与计分、秒的相同。只不过，在构成24进制的时候采取了选择清零的方式工作，如下图：当U14还没计数到2前，U15为10进制计数器。当U14计数到2以后，U15转变成4进制计数器。在这里，我把U14、U15的清零信号输入与门当中，然后再输出给U15的清零端。当U14还没有计数到3的时候，它的清零反馈输出为高电平。即此时与门输出的电平信号与U14的信号无关，U15的清零端只接收U15自身的清零信号。当U14计数到2，U15计数到3，而且下一个计数脉冲

7、到来时，U14的反馈清零信号为低电平，即此时与门U19输出为低电平，U14和U15同时清零。至此，电子计时器的计数功能完全实现。2、校正功能实现：为了体现自动的特点，校正分、时的时候，本设计仅采取两个触发开关配合RS触发器来分别控制分、时的校正。原理如下图：当电键S1向下的时候，接入计分计数器的cp为直接为秒计时器的cp脉冲信号，分计时器以秒的频率开始改变，当达到我们需求的准确分钟数的时候，使电键S1开向上，此时 恢复由秒的进位信号提供分的计数cp。 同理，当S2向下的时候，我们可以调整小时。 至此，分、时校正电路部分基本完成。3、总体数字时钟功能实现： 我们把计时电路和分、时校正电路结合起来

8、，就可以实现完整的数字时钟计时功能。如下图：调整分钟时：调整小时时：总体设计清晰图：四、实物的连接和制作由于在实验室中使用的是模块式的电子元器件，使用导线直接连接集成芯片的各个管脚，在连接的时候应当注意：1、每个芯片Vcc接+5V电源。2、GND脚接低电平。3、芯片应当真确安顿在IC坐上，即芯片上的u型小缺口应当向上。否则芯片可能会被烧毁！4、接线的时候由于线会比较多，应当十分细心。连接完成后再来重新检查的话，会很麻烦的。所以认真，仔细是必不成少的，争取一气呵成！5、实物连接完毕后，将各个元器件放回规定地点，收拾好试验台。五、设计心得体会本次数字电路技术课程设计，持续了五天，自己做了三个题目的

9、课程设计，但是只有这个算是真正的成功了。另外的彩灯控制系统，老师看过了设计说是没问题，但是仿真的时候就是会报错，故也算是失败吧。还有一个篮球30秒倒计时的计时器，由于时间有限，还没完成。这次实训，用了三款软件，EWB 5.12、protuse7破解版和multisim 11.0 。通过这次实训，让我对这几个仿真软件有了更好的了解，在以后的使用过程当中，我想一定会更加熟练的运用这几款软件了。通过这次实训，让我对基本数字逻辑电路的设计方法有了更深刻的理解，这对于我以后的设计有很大的作用。在设计的时候，应当认真依照逻辑电路的设计方法和步调来，防止出现漏真值情况和约束条件的情况出现。另外，在设计的时候，要学会灵活变通，巧妙的运用各个逻辑门电路之间的关系，来实现电路的简化、优化设计。自己应该更加努力的学习和丰富自己的基础知识，以便在以后的设计过程中，能更熟练的运用各个知识。