基于LEdit的集成电路版图设计.doc

1、成都信息工程学院 光电技术学院毕业设计论文 毕业设计（论文） - 基于LEdit的集成电路版图设计专 业 班 次 姓 名 指导老师 信息学院 二00九年六月 摘要集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过对门电路和主从JK触发器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的

2、版图结构紧密，金属连线达到最优化的目的;本文的主要任务是掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过主从JK触发器电路的版图设计，掌握版图布局及元器件版图间的连线等设计方法。关键词 LEdit软件 版图设计 Abstract The layout of integrated circuit is the intermediate link between the circuit systematic technology of integrated circuit, the territory design of integrated circuit denotes to s

3、eek one via design electronic circuit, is used in the photoetching of the production of integrated circuit to cover membrane graph, happen again via technology processing production can the integrated circuit of actual application. The layout needs of drawing circuit components are skilled to use la

4、yout design software, familiar circuit knowledge and layout design rule, grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the circuit of the house opposite and the JK trigger circuit of

5、principal and subordinate, it is close that the even line etc. design method between components layout and the layout of familiar circuit components accomplish the layout structure of circuit under the layoutdesign regular prerequisite without mistake, metal links the purpose with the line reaching

6、optimization. The major task of this paper is to grasp MOS pipe, the internal structural and layout technique of painting of the basic components such as resistance and capacity is designed through the layout of the JK trigger circuit of principal and subordinate, grasp the even line etc. design met

7、hod between territory layout and components layout. Key Words： LEdit software layout 目录 第一章 绪论.4第二章 版图设计基础 .62.1 集成电路版图设计软件概述.62.2 Tanner软件的L-Edit介绍.62.3 L-Edit具体使用.72.4 基本对象编辑.92.5 基本设计编辑.102.6 颜色及调色板的设置.102.7 设计规则检查.112.8 小结.11第三章 版图设计基础.12 3.1 版图设计规则.123.2 基本器件的版图设计.173.3 小结.27 第四章 主从JK触发器的版图设计.2

8、94.1 主从JK触发器.29 4.2 主从JK触发器组成分析. .304.3 主从JK触发器的版图设计.374.4 小结.41参考文献.43致谢.44 第一章 绪论 集成电路版图设计是非常重要的一个设计工作。任何集成电路芯片的功能要实现都需要外围电路板的支持。电路板将各种器件和模块集成到一起来接受输入和输出，以完成综合处理功能。集成电路设计工作中涉及到诸多的关键技术包括：线路和逻辑设计、版图设计、工艺设计与实现，现在又加上微型封装和系统测试。其中，版图设计是集成电路设计成败的关键。有人称Layout设计是一种布图艺术，再好的仿真也要由版图来实现。逻辑设计版图设计工艺设计与制造封装测试图2-1

9、 集成电路设计基本流程对于一个典型的集成电路IC设计的开发流程，可以分为：代码输入，用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码。使用的语言输入工具可以是VISUALHDL、RENIOR等，图形输入则有Composer（Cadence）、ViewLogic（VIEWDRAW）；然后进行电路仿真，将VHD代码进行逻辑仿真，验证设计的功能描述是否正确。对于数字电路的仿真工具也有很多，比如：Verolog的Candence VeroligXL、SYNOPSYS VCS；VHDL的CADENCE NC-vhdl、SYNOPSYS VSS，而对于模拟电路的仿真工具则可以选用AVANTI HSpice pspice等。对于Synthesis Tools做为逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真