基于LEdit的集成电路版图设计.doc

基于LEdit的集成电路版图设计.doc

《基于LEdit的集成电路版图设计.doc》由会员分享，可在线阅读，更多相关《基于LEdit的集成电路版图设计.doc（41页珍藏版）》请在冰豆网上搜索。

成都信息工程学院光电技术学院毕业设计论文

毕业设计（论文）

-----基于L—Edit的集成电路版图设计

专业

班次

姓名

指导老师

信息学院

二00九年六月

摘要

集成电路版图是电路系统与集成电路工艺之间的中间环节，集成电路版图设计是指把一张经过设计电子电路图用于集成电路制造的光刻掩膜图形，再经过工艺加工制造出能够实际应用的集成电路。

画电路元器件的版图需要熟练使用版图设计软件，熟悉电路知识和版图设计规则，掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过对门电路和主从JK触发器电路的版图设计，熟悉电路元器件的版图布局，元器件版图间的连线等设计方法，在版图设计规则无误的前提下做到电路的版图结构紧密，金属连线达到最优化的目的;本文的主要任务是掌握MOS管，电阻，电容等基本元器件的内部结构及版图画法，通过主从JK触发器电路的版图设计，掌握版图布局及元器件版图间的连线等设计方法。

关键词L—Edit软件版图设计

Abstract

Thelayoutofintegratedcircuitistheintermediatelinkbetweenthecircuitsystematictechnologyofintegratedcircuit,theterritorydesignofintegratedcircuitdenotestoseekoneviadesignelectroniccircuit,isusedinthephotoetchingoftheproductionofintegratedcircuittocovermembranegraph,happenagainviatechnologyprocessingproductioncantheintegratedcircuitofactualapplication.

Thelayoutneedsofdrawingcircuitcomponentsareskilledtouselayoutdesignsoftware,familiarcircuitknowledgeandlayoutdesignrule,graspMOSpipe,theinternalstructuralandlayouttechniqueofpaintingofthebasiccomponentssuchasresistanceandcapacityisdesignedthroughthelayoutofthecircuitofthehouseoppositeandtheJKtriggercircuitofprincipalandsubordinate,itisclosethattheevenlineetc.designmethodbetweencomponentslayoutandthelayoutoffamiliarcircuitcomponentsaccomplishthelayoutstructureofcircuitunderthelayoutdesignregularprerequisitewithoutmistake,metallinksthepurposewiththelinereachingoptimization.ThemajortaskofthispaperistograspMOSpipe,theinternalstructuralandlayouttechniqueofpaintingofthebasiccomponentssuchasresistanceandcapacityisdesignedthroughthelayoutoftheJKtriggercircuitofprincipalandsubordinate,grasptheevenlineetc.designmethodbetweenterritorylayoutandcomponentslayout.

　KeyWords：

L—Editsoftwarelayout

目录

第一章绪论...........................................................................................................4

第二章版图设计基础.........................................................................................6

2.1集成电路版图设计软件概述................................................................6

2.2Tanner软件的L-Edit介绍..................................................6

2.3L-Edit具体使用....................................................................................7

2.4基本对象编辑........................................................................................9

2.5基本设计编辑.......................................................................................10

2.6颜色及调色板的设置...........................................................................10

2.7设计规则检查.......................................................................................11

2.8小结..................................................................................11

第三章版图设计基础.....................................................................12

3.1版图设计规则.....................................................................12

3.2基本器件的版图设计..........................................................17

3.3小结...................................................................................27

第四章主从JK触发器的版图设计...................................................29

4.1主从JK触发器...................................................................29

4.2主从JK触发器组成分析.....................................................30

4.3主从JK触发器的版图设计.................................................37

4.4小结.......................................................................................................41

参考文献................................................................................................................43

致谢........................................................................................................................44

第一章绪论

集成电路版图设计是非常重要的一个设计工作。

任何集成电路芯片的功能要实现都需要外围电路板的支持。

电路板将各种器件和模块集成到一起来接受输入和输出，以完成综合处理功能。

集成电路设计工作中涉及到诸多的关键技术包括：

线路和逻辑设计、版图设计、工艺设计与实现，现在又加上微型封装和系统测试。

其中，版图设计是集成电路设计成败的关键。

有人称Layout设计是一种布图艺术，再好的仿真也要由版图来实现。

逻辑设计

版图设计

工艺设计与制造

封装测试

图2-1集成电路设计基本流程

对于一个典型的集成电路IC设计的开发流程，可以分为：

代码输入，用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码。

使用的语言输入工具可以是VISUALHDL、RENIOR等，图形输入则有Composer（Cadence）、ViewLogic（VIEWDRAW）；然后进行电路仿真，将VHD代码进行逻辑仿真，验证设计的功能描述是否正确。

对于数字电路的仿真工具也有很多，比如：

Verolog的CandenceVerolig－XL、SYNOPSYSVCS；VHDL的CADENCENC-vhdl、SYNOPSYSVSS，而对于模拟电路的仿真工具则可以选用AVANTIHSpicepspice等。

对于SynthesisTools做为逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gatesdelay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。

最终仿真