数字逻辑电路试题.docx

1、数字逻辑电路试题2013-2014学年第一学期期末考试试卷数字逻辑电路（A）卷教研室主任审核(签名)：教学主任(签名)：题 号一二三四五总分评卷人分 值2020102030100得 分得 分一、 （每小题2分，共20分）1. 十进制数753的5421BCD码为 【 】A. 1010 0111 0110 B. 0011 1000 0110C. 1010 1000 0011 D. 0111 1000 01102. 函数与其相等的表达式是 【 】A. B. C. 1 D. 03. 二输入端的与门一个输入端接高电平，另一个输入信号时，则输出与输入信号的 关系是 【 】A. 同相 B. 反相C. 高电平

2、 D. 低电平4. 四个输入的译码器，其输出端最多为 【 】A. 4个 B. 8个C. 10个 D. 16个5.对于JK型触发器下列说法正确的是 【 】 A. 当，时 B. 当，时C. 当，时 D. 当，时具有计数的功能6. 用触发器组成10进制计数器，触发器最少级数是 【 】A. 4 B. 3C. 6 D. 5 7. 下列电路中属于时序逻辑电路的是 【 】A. 加法器 B. 数据分配器C. 计数器 D. 译码器8. 下列关于门电路的使用，描述不正确的是 【 】A. TTL与非门闲置输入端可以直接接电源 B. 具有推拉输出结构的TTL门电路的输出端可以直接并联使用 C. CMOS或门闲置输入端

3、应接地 D. CMOS门电路的闲置输入端不允许悬空9. 为了降低555定时器组成多谐振荡器的振荡频率，外接R、C值应为 【 】 A. 同时增大R、C值 B. 同时减小R、C值C. 同比增大R值减小C值 D. 同比增大C值减小R值 10. 若停电数分钟后恢复供电，下列选项中信息能够保持不变的是 【 】A. ROM B. 动态RAM C. MUX D. 静态RAM1. 8位D/A转换器的理论分辨率是_。2. 64个输入端的编码器按二进制数编码时，输出端的个数是_。3. 变量数相同时，下标编号相同的最大项和最小项的关系是_。4. 图2.1所示集成计数器的模M=_。图2.1 （题2.4图）5. 共阳极

4、接法数码显示器需要配用输出 电平有效的译码器。6. 对于T触发器，当T=_时，触发器处于保持状态。7. 逻辑函数的反函数为_。8. 5个变量的逻辑函数全部最大项有_个。9. 二进制数转换成十进制数是_。10. 同步RS触发器的特性方程中，约束条件为RS=0，说明这两个输入信号不能同时为_。1. 时序逻辑电路中可以没有门电路，但是必须要有触发器。 （ ） 2. 对于二进制正数，反码和补码相同。 （ ）3. 半加器只能用于对两个1位二进制数相加。 （ ）4. 多谐振荡器需要输入触发信号才可以输出矩形脉冲。 （ ）5. 逻辑函数的取值与逻辑变量的取值不同，可以有0、1、2等多种可能。 （ ）6. 分

5、析组合逻辑电路的目的是要得到逻辑电路的真值表。 （ ）7. 数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。 （ ）8. 同步时序逻辑电路有稳定状态，异步时序逻辑电路没有稳定状态。 （ ） 9. 两个或多个OC门的输出端可以直接相连，实现线与。 （ ）10. 可编程阵列逻辑PAL的与阵列可编程，或阵列不可编程。 （ ）1. 写出图4.1所示电路表示的逻辑函数关系式；图4.1（题4.1）F= _2. 画出实现逻辑函数的门电路图； 3. 由D触发器和与非门组成的电路如图4.2所示，试画出Q端的波形，设电路 初态为0； 图4.2（题4.2）4. 用卡诺图法将逻辑函数化成最简“与或”表达式。1.

6、设计一个数值范围判别电路，设电路输入A、B、C、D为表示1位十进制数X的8421BCD码，当时，输出Y=1，否则输出Y=0。试回答以下问题：1.1 根据电路描述列写真值表；（2分）根据真值表写出逻辑函数表达式，并化简 成最简与或表达式；（3分）miABCDY01234567891011121314151.2 用3-8线译码器和少量逻辑门实现1.1题目中得到的最简与或表达式；（需要简单的过程）（5分）图5.1 （题5.1.2图） 1.3 用8选一的数据选择器来实现1.1题目中得到的最简与或表达式。（要有必要的过程)（5分）图5.2 （题5.1.3图） 2时序逻辑电路分析与设计（15分）；图5.3 （题5.2图）2.1 根据图5.3电路写出时钟方程、驱动方程、状态方程；（6分）2.2 写出电路的状态转换表；（3分） 现 态次 态Q2n Q1n Q0nQ2n+1 Q1n+1 Q0n+12.3 画出状态转换图；（3分）2.4 根据状态图画出时序图。（3分）图5.4 （题5.2.4图）