数字逻辑电路试题.docx

上传人:b****7 文档编号:25510140 上传时间:2023-06-09 格式:DOCX 页数:9 大小:97.50KB
下载 相关 举报
数字逻辑电路试题.docx_第1页
第1页 / 共9页
数字逻辑电路试题.docx_第2页
第2页 / 共9页
数字逻辑电路试题.docx_第3页
第3页 / 共9页
数字逻辑电路试题.docx_第4页
第4页 / 共9页
数字逻辑电路试题.docx_第5页
第5页 / 共9页
点击查看更多>>
下载资源
资源描述

数字逻辑电路试题.docx

《数字逻辑电路试题.docx》由会员分享,可在线阅读,更多相关《数字逻辑电路试题.docx(9页珍藏版)》请在冰豆网上搜索。

数字逻辑电路试题.docx

数字逻辑电路试题

2013-2014学年第一学期期末考试试卷

《数字逻辑电路》(A)卷

 

教研室主任审核(签名):

 

 

教学主任(签名):

 

 

 

 

 

 

题号

总分

评卷人

分值

20

20

10

20

30

100

 

得分

 

 

 

 

 

 

 

 

 

 

 

 

 

 

得分

 

 

一、

(每小题2分,共20分)

 

 

1.十进制数753的5421BCD码为                 【  】

A.101001110110        B.001110000110

C.101010000011       D.011110000110

2.函数

与其相等的表达式是          【 】

A.

              B.

C.1                D.0

3.二输入端的与门一个输入端接高电平,另一个输入信号时,则输出与输入信号的 关系是                            【  】

A.同相              B.反相

C.高电平             D.低电平

4.四个输入的译码器,其输出端最多为              【 】

A.4个              B.8个

C.10个              D.16个

5.对于JK型触发器下列说法正确的是               【  】               A.当

 B.当

C.当

 D.当

时具有计数的功能

6.用触发器组成10进制计数器,触发器最少级数是        【 】

A.4              B.3

C.6              D.5  

7.下列电路中属于时序逻辑电路的是        【 】

A.加法器          B.数据分配器

C.计数器         D.译码器

8.下列关于门电路的使用,描述不正确的是         【  】

A.TTL与非门闲置输入端可以直接接电源    

B.具有推拉输出结构的TTL门电路的输出端可以直接并联使用

C.CMOS或门闲置输入端应接地

D.CMOS门电路的闲置输入端不允许悬空

9.为了降低555定时器组成多谐振荡器的振荡频率,外接R、C值应为 【 】     

A.同时增大R、C值       B.同时减小R、C值

C.同比增大R值减小C值      D.同比增大C值减小R值  

10.若停电数分钟后恢复供电,下列选项中信息能够保持不变的是   【  】

A.ROM              B.动态RAM

C.MUX                D.静态RAM

1.8位D/A转换器的理论分辨率是_____________________。

2.64个输入端的编码器按二进制数编码时,输出端的个数是__________________。

3.变量数相同时,下标编号相同的最大项

和最小项

的关系是_____________。

4.图2.1所示集成计数器的模M=_____________________。

图2.1(题2.4图)

5.共阳极接法数码显示器需要配用输出    电平有效的译码器。

6.对于T触发器,当T=______时,触发器处于保持状态。

7.逻辑函数

的反函数

为_____________________。

8.5个变量的逻辑函数全部最大项有_____________________个。

9.二进制数

转换成十进制数是___________________。

10.同步RS触发器的特性方程中,约束条件为RS=0,说明这两个输入信号不能同时为_____________________。

1.时序逻辑电路中可以没有门电路,但是必须要有触发器。

        ( )                                   

2.对于二进制正数,反码和补码相同。

                 ( )

3.半加器只能用于对两个1位二进制数相加。

              ( )

4.多谐振荡器需要输入触发信号才可以输出矩形脉冲。

          ( )

5.逻辑函数的取值与逻辑变量的取值不同,可以有0、1、2等多种可能。

  ( )

6.分析组合逻辑电路的目的是要得到逻辑电路的真值表。

         ( )

7.数字逻辑电路的晶体管和模拟电路的晶体管工作状态相同。

       ( )

8.同步时序逻辑电路有稳定状态,异步时序逻辑电路没有稳定状态。

    ( )    

9.两个或多个OC门的输出端可以直接相连,实现线与。

         ( )

10.可编程阵列逻辑PAL的与阵列可编程,或阵列不可编程。

        ( )

1.写出图4.1所示电路表示的逻辑函数关系式;

图4.1(题4.1)

F=_____________________

2.画出实现逻辑函数

的门电路图;

3.由D触发器和与非门组成的电路如图4.2所示,试画出Q端的波形,设电路   初态为0;

图4.2(题4.2)

4.用卡诺图法将逻辑函数

化成最简“与或”表达式。

1.设计一个数值范围判别电路,设电路输入A、B、C、D为表示1位十进制数X的8421BCD码,当

时,输出Y=1,否则输出Y=0。

试回答以下问题:

1.1根据电路描述列写真值表;(2分)根据真值表写出逻辑函数表达式,并化简 成最简与或表达式;(3分)

mi

A

B

C

D

Y

0

 

 

 

 

 

1

 

 

 

 

 

2

 

 

 

 

 

3

 

 

 

 

 

4

 

 

 

 

 

5

 

 

 

 

 

6

 

 

 

 

 

7

 

 

 

 

 

8

 

 

 

 

 

9

 

 

 

 

 

10

 

 

 

 

 

11

 

 

 

 

 

12

 

 

 

 

 

13

 

 

 

 

 

14

 

 

 

 

 

15

 

 

 

 

 

 

 

 

 

 

 

1.2用3-8线译码器和少量逻辑门实现1.1题目中得到的最简与或表达式;(需要简单的过程)(5分)

图5.1 (题5.1.2图)    

1.3用8选一的数据选择器来实现1.1题目中得到的最简与或表达式。

(要有必要的过程)(5分)

图5.2 (题5.1.3图)    

2.时序逻辑电路分析与设计(15分);

图5.3(题5.2图)

2.1根据图5.3电路写出时钟方程、驱动方程、状态方程;(6分)

2.2写出电路的状态转换表;(3分)    

现态

次态

Q2nQ1nQ0n

Q2n+1Q1n+1Q0n+1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2.3画出状态转换图;(3分)

2.4根据状态图画出时序图。

(3分)

图5.4(题5.2.4图)

 

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 党团工作 > 其它

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1