CMOS的制造工艺流程.docx

1、CMOS的制造工艺流程CMOS反相器的制造工艺流程 院系：交通科学与工程学院学号: 11131066姓名 ： 姬勃2013年12月9日摘要：虽然集成电路制造工艺在快速发展,但始终都是以几种主要的制造工艺为基础。文章介绍了 CMOS反相器的主要工艺流程,并对集成电路的主要制造工艺作了简要分析。关 键 词： CMOS反相器 、工作原理、工艺流程1.1 CMOS反相器 介绍CMOS反相器由一个P沟道增强型MOS管和一个N沟道增强型MOS管串联组成。通常P沟道管作为负载管，N沟道管作为输入管。这种配置可以大幅降低功耗，因为在两种逻辑状态中，两个晶体管 中的一个总是截止的。处理速率也能得到很好的提高，因

2、为与NMOS型和PMOS型反相器相比，CMOS反相器的电阻 相对较低1.1工作原理两个MOS管的开启电压VGS(th)P0，通常为了保证正常工作，要求VDD|VGS(th)P|+VGS(th)N。若输入vI为低电平(如0V)，则负载管导通，输入管截止，输出电压接近VDD。若输入vI为高电平(如VDD)，则输入管导通，负载管截止，输出电压接近0V。综上所述，当vI为低电平时vo为高电平；vI为高电平时vo为低电平，电路实现了非逻辑运算，是非门反相器。1.1 CMOS 的制造流程CMOS 是集成电路的最基本单元，它的制作流程可分为前段和后段，前段流 程主要完成元件的制作，包括组件隔离区的形成、阱的

3、植入、栅极的制成、LDD 的植入、源极和漏极的制成。后段流程主要完成元件之间的互连，包括第一层金 属的制成、第二层金属的制成、保护层和焊垫的制成。以 0.25 微米制程为例， 具体分为以下步骤。1.1.1 组件隔离区的形成1. 初始清洗 初始清洗就是将晶圆放入清洗槽中，利用化学或物理的方法将在晶圆表面的尘粒，或杂质去除，防止这些杂质尘粒，对后续的制程造成影响，使得组件无法正常工作。表 2.1 是半导体制程中所用到的标准清洗步骤。表 2.1 半导体制程中所用到的标准清洗步骤步骤化学溶剂清洗温度清除之污染物1H2SO4+H2O2 (4:1)120有机污染物2D.I Water室温洗清3NH4OH+

4、H2O2+H2O80-90微尘4D.I Water室温洗清5HCL+H2O2+H2O (1:1:5)80-90金属离子6D.I Water室温洗清7HF+H2O (1:50)室温原生氧化层8D.I Water室温洗清2. 前置氧化 图 2.2 为前置氧化示意图。先长一层薄薄的二氧化硅，目的是为了降低后续 制程中的应力，因为要在晶圆的表面形成一层厚的氮化硅，而氮化硅具有很强的 应力，会影响晶圆表面的结构，因此在这一层氮化硅及硅晶圆之间，加入一层二 氧化硅减缓氮化硅的应力，因为氮化硅具有拉力而二氧化硅具有张力，因此加入 一层二氧化硅可以平衡掉硅晶圆表面的应力。 图 2.2 前置氧化3沉积氮化硅图

5、2.3 为沉积氮化硅示意图。利用 PECVD 的技术沉积氮化硅，用来隔绝氧气 与硅的接触，以定义出组件隔离的区域，使不被氮化硅所覆盖的区域，被氧化而 形成组件隔离区。离子布植-离子布植是将所需的注入元素(如砷)电离成正离子，并使其获得 所需的能量，以很快的速度射入硅芯片的技术。而这个固体材料主要是由原子核 和电子组成的。图 2.3 沉积氮化硅4.组件隔离区的光罩形成 图 2.4 是组件隔离区的光罩形成示意图，利用微影的技术，上光阻，将要氧化绝缘的区域的光阻去除，而定义出组件隔离区。图 2.4 组件隔离区的光罩形成5.氮化硅的蚀刻 图 2.5 是氮化硅的蚀刻示意图，将需要氧化区域的氮化硅利用活性

6、离子蚀刻法去除。接着再将光阻去除。图 2.5 氮化硅的蚀刻6.元件隔离区的氧化 图 2.6 是元件隔离区的氧化示意图，利用氧化技术，在组件隔离区长成一层厚厚的二氧化硅，形成组件的隔离区。 注：氧化-二氧化硅(SiO2)的制作方法有:1.热氧化法；2.沉积法；3.阳极氧化法；4.氧离子注入氧化法。其中较常用的热氧化法又可分为 1.干氧化法；2.湿氧化法；3.纯水氧化法；4.掺氯氧化法 。而湿氧化法又有普通湿氧氧化法及 氢氧合成湿氧化法。图 2.6 元件隔离区的氧化7.去除氮化硅 图 2.7 是去除氮化硅示意图，利用活性离子蚀刻技术将氮化硅去除。图 2.7 去除氮化硅1.1.2 阱的植入1.N 型

7、阱的形成图 2.8 是 N 型阱的形成示意图，将光阻涂在芯片上之后，利用微影技术，将 所要形成的 N 型阱区域的图形定义出来，即将所要定义的 N 型阱区域的光阻去 除掉。利用离子布植的技术，将磷打入晶圆中，形成 N 型阱。图 2.8 N 型阱的形成2.P 型阱的形成图 2.9 是 P 型阱的形成示意图，将光阻涂在芯片上之后，利用微影技术，将 所要形成的 P 型阱区域的图形定义出来，即将所要定义的 P 型阱区域的光阻去 除掉。利用离子布植的技术，将硼打入晶圆中，形成 P 型阱。接着再利用有机溶 剂将光阻去除。图 2.9 P 型阱的形成3.退火及氧化层的形成 图 2.10 是退火及氧化层的形成示意

8、图，离子布植之后会严重地破坏了晶格的完整性。所以，掺杂离子布植之后的晶圆必须经过合理的退火。退火就是利用 各种形式的能量转换产生热量来消除晶圆中晶格缺陷和内应力，以恢复晶格的完 整性。同时使使注入杂质原子进入到替代位置而有效的活化加入的杂质。图 2.10 退火及氧化层的形成4.去除二氧化硅 图 2.11 是去除二氧化硅示意图，利用湿式蚀刻的方法将芯片表面的二氧化硅予以去除。图 2.11 去除二氧化硅1.1.3 栅极的制成1. 栅极(gate)氧化层的形成 图 2.12 是栅极(gate)氧化层的形成示意图，利用热氧化形成良好品质的二 氧化硅，作为栅极的氧化层，此道步骤为制作 CMOS 的关键步

9、骤。 图 2.12 栅极(gate)氧化层的形成2.多晶硅的沉积图 2.13 是多晶硅的沉积示意图，利用 LPCVD 的技术沉积多晶硅在晶圆表面， 以达到在闸极的区域有好的电性接触点。注：LPCVD-低压化学气相沉积。低压化学气相沉积是在炉管中完成的，是 将气体反应物通入炉管中，加以反应形成所需的物质在芯片上。图 2.13 多晶硅的沉积3栅极光罩的形成 图 2.14 是栅极光罩的形成示意图，先上光阻，再利用微影技术将栅极的区域定义出来。图 2.14 栅极光罩的形成4.活性离子蚀刻 图 2.15 是活性离子蚀刻示意图，利用活性离子蚀刻将栅极区域以外，再用LPCVD 所成长的多晶硅及在形成栅极时所

10、生长的二氧化硅给蚀刻。图 2.15 活性离子蚀刻5. 热氧化 图 2.16 是热氧化示意图，利用氧化技术，在晶圆表面形成一层氧化层。 图 2.16 热氧化1.1.4 LDD 的植入1.NLDD 植入图 2.17 是 NLDD 植入示意图。首先上光阻，利用微影技术将 NMOS 的源 极及漏极区域的光罩形成之后,在 NMOS 的源极和漏极(source and drain)植入一 层很薄的 LDD，然后去光阻。注：在次微米 MOS 中要用低掺杂漏极（LDD）来抑制热载流子效应.，因为 热载流子效应会导致元件劣化且影响晶片的可靠度。LDD 为高浓度的 source and drain 提供了一个扩散

11、缓冲层，抑制了热载流子效应。图 2.17 NLDD 植入3. PLDD 植入 图 2.18 是 PLDD 植入示意图，首先上光阻，利用微影技术将 PMOS 的源极 及漏极区域的光罩形成之后，.在 PMOS 的源极和漏极同样植入一层很薄的 LDD， 然后去光阻。图 2.18 PLDD 植入1.1.5 源极及漏极的形成1.沉积氮化硅 图 2.19 是沉积氮化硅示意图，用化学气相沉积方法沉积一层氮化硅。图 2.19 沉积氮化硅2蚀刻氮化硅 图 2.20 是蚀刻氮化硅示意图，蚀刻掉氮化硅，但会在侧壁留下一些残余物，被称为 spacer。图 2.20 蚀刻氮化硅3.NMOS 的源极及漏极区域制成图 2.

12、21 是 NMOS 的源极及漏极区域制成示意图，首先上光阻，利用微影技术 将 NMOS 的源极及漏极区域的光罩形成之后，再利用离子布植技术将砷元素打 入源极及漏极的区域，接着做退火的处理 图 2.21 NMOS 的源极及漏极区域制成4.PMOS 的源极及漏极的制成图 2.22 是 PMOS 的源极及漏极的制成示意图，首先利用微影技术将 PMOS 的源 极及漏极区域的光罩形成(p-channel Source/Drain Mask)之后，再利用离子布 植的技术将硼元素打入源极及漏极的区域。图 2.22 PMOS 的源极及漏极的制成5.沉积 Ti 并形成 TiSi2图 2.23 是沉积 Ti 并形

13、成 TiSi2 示意图，Ti 在高温下与 Si 反应生成 TiSi2。图 2.23 沉积 Ti 并形成 TiSi26.Ti 的蚀刻图 2.24 是 Ti 的蚀刻示意图，把栅极侧壁的 Ti 蚀刻掉。图 2.24 Ti 的蚀刻1.1.6 第一层互连的制作1.沉积含硼磷的氧化层（BPSG）图 2.25 是沉积含硼磷的氧化层（BPSG）示意图，由于加入硼磷的氧化层熔 点会比较低，当其加热后会有些微流动的性质，所以可以利用其来做初级平坦化。图 2.25 沉积含硼磷的氧化层（BPSG）2.第一层接触金属之接触洞之形成图 2.26 是第一层接触金属之接触洞之形成示意图，上光阻之后，利用微影 技术将第一层接触

14、金属的光罩形成。再利用活性离子蚀刻将接触点上的材料去掉 (Contact RIE Etch)，去掉光阻，再将晶圆放置于加热 炉管中，升高温度，使 ASG 产生些微的流动，即初级平坦化。图 2.26 第一层接触金属之接触洞之形成3形成 TiN 层图 2.27 是形成 TiN 层示意图，利用溅镀的技术，溅镀上一层 TiN。图 2.27 形成 TiN 层4沉积钨图 2.28 是沉积钨示意图，沉积钨并添满接触洞，然后用 CMP（化学机械研 磨）的方法去掉表面的钨。图 2.28 沉积钨5.第一层金属的制成图 2.29 是第一层金属的制成示意图，利用溅镀的技术，溅镀上一层铝金属。但在铝的上下表面也要做 T

15、i/TiN 层。图 2.29 第一层金属的制成6.第一层金属的蚀刻图 2.30 是第一层金属的蚀刻示意图，利用微影技术，定义出第一层金属的 光罩。接着将铝金属利用化学蚀刻的技术，将不要的部份去除。图 2.30 第一层金属的蚀刻 1.1.6 第二层互连的制成 1. 沉积第一层介电膜（IMD1） 图 2.31 是沉积 IMD1 示意图，沉积一层介电膜（IMD）主要成分是硅玻璃。 然后用化学机械研磨的方法做表面平坦化处理。 图 2.31 沉积 IMD12第二层接触金属连接线形成 图 2.32 是第二层接触金属的连接线的形成示意图，利用微影技术将第二层接触金属的图形制造出来，再利用活性离子蚀刻法来做接

16、触点的蚀刻(Contact Etch)。之后去掉光阻。然后沉积钨并添满接触洞，用 CMP（化学机械研磨）的 方法去掉表面的钨。图 2.32 第二层接触金属的连接线的形成3.第二层金属的制成图 2.33 是第二层金属的制成示意图，先将第二层金属沉积(2nd Metal Deposition)上去，接着利用微影技术将第二层金属的光罩形成 (2nd Metal Masking)，接着将铝金属蚀刻(Aluminum Etch)。图 2.33 第二层金属的制成 1.1.7 保护层与焊垫的制成 1. 保护氧化层和氮化硅的沉积 图 2.34 是保护氧化层和氮化硅的沉积示意图，接着利用 PECVD 沉积保护的

17、氧 化层。再利用 PECVD 沉积氮化硅，形成保护层。 图 2.34 保护氧化层和氮化硅的沉积2焊垫的制成图 2.35 是焊垫的制成示意图，将所需要和外界做接触的地方，利用微影技 术将光罩图形形成(Pad Masking)在晶圆表面。利用活性离子蚀刻法，将接线金属 平台上的保护层去除(Pad Etch)。图 2.35 焊垫的制成3. 组件退火处理组件退火处理的目的是让组件的金属接点接触的更好，至此一个 CMOS 晶 体管完成。经过上述各道工艺，可以得到如图 2.36a 所示的实物图，图 2.36b 则 是封装后的芯片截面图。(a) (b)图 2.36 制成后的芯片图(a) 芯片实物图 (b) 芯片截面THANKS !致力为企业和个人提供合同协议，策划案计划书，学习课件等等打造全网一站式需求欢迎您的下载，资料仅供参考