数字集成电路报告.docx

1、数字集成电路报告数字集成电路设计实验报告数字集成电路设计实验指导该实验分为三个阶段：阶段一、 行为设计和行为仿真（HDL）实验1：用数字集成电路设计方法设计一个带有异步清零端的四位2进制计数器任务：设计该四位2进制计数器的verilog源程序并进行功能仿真，要求有编写好的源程序及仿真波形图。可使用QuartusII或Cadence设计软件进行设计。实验准备：1、 选择 开始程序AlteraQuartus II 8.0，运行Quartus II软件。2、 选择 Project Wizard，新建一个工程。3、 在Introduction中点击next。4、 指定工作目录。5、 指定工程和顶层设计

2、实体名称。6、点击2次next。7、选择FPGA器件：选择Cyclone II，在Speed选项中选择8，并在Available device 列表框中选择EP2C35F672C8，并点击next。8、点击Next，出现EDA工具设置选项。不选用第三方工具，照图设置，点击Next后，再点击Finish，工程文件建立结束。9、点击，新建一个HDL文件。10、按照设计要求，在新建的HDL文件中编写程序。源程序：module c4 (clk,clr,out);input clk,clr;output reg3:0 out;always (posedge clk)beginif(clr) out=0;

3、else if(outStart Compilation对编写的代码进行编译，直到编译通过。12、编译通过后，选择，在弹出的对话框中选择Vector Waveform File，并点击OK，建立一个波形文件。点击，在弹出的对话框中点击OK即可。13、在波形文件中点击鼠标右键，选择Insert Node or Bus，在弹出的对话框中点击Node Finder，在新弹出的对话框中的Filter中选择Pins:all，然后点击List，这样在Nodes Founder区域就会出现先前HDL文件中定义的输入、输出端口，然后再点击，选择OK即可，然后在Insert Node or Bus对话框中也选择OK。