第二章练习题.docx

1、第二章练习题 第二章练习题 第2章 组合逻辑电路分析与设计 A21 图25是两个CMOS逻辑门的内部结构图，试说出逻辑门的名称，并写出输 Q1Q2Q4Q3F 出函数表达式，画出其逻辑符号。 +VDDAQ1BQ6Q2+VDDQ3Q4Q5Q6F BQ5 图25 CMOS逻辑门内部结构图 22 已知74S00是2输入四与非门，IOL=20mA，IOH =1mA，IIL=2mA，IIH=50A；7410是3输入三与非门，IOL=16mA，IOH =，IIL=，IIH=40A。试分别计算74S00和7410的扇出系数。理论上，一个74S00逻辑门的输出端最多可以驱动几个7410逻辑门，一个7410逻辑门

2、的输出端最多可以驱动几个74S00逻辑门？ 23 图27中的逻辑门均为TTL门。试问图中电路能否实现F1?AB，F2?AB， F3?AB?BC的功能？要求说明理。 +5V1K10KF1AB&+5V1KF2A&AB& 10K50B50 &CF3 图27 24 试用OC与非门实现逻辑函数F?AC?ABC?ACD，假定不允许反变量输入。 25 某组合逻辑电路如图29所示 写出输出函数F的表达式； 列出真值表； 对应图29所示输入波形，画出输出信号F的波形； 1 AB1 &EN1ABF &11 EN EFE 图29 用图29所示与或非门实现函数F。 26 写出图211所示电路的输出函数表达式，说明该电

3、路的逻辑功能和每个输入变量和输出变量的含义。 A1A0X0X1X2X3EN1111A& 1& B11&1F YS3 S2S1S0 图212 图211 27 列表说明图212所示电路中，当S3S2S1S0作为控制信号时，F与A、B的逻辑关系。 2 28 译码器74154构成的逻辑电路如图213所示，写出输出函数的最小项表达式。 29 图214图是2线4线译码器和8选1数据选择器构成的逻辑电路，各模块的输入输出端都是高电平有效，试写出输出函数表达式，并整理成m形式。 74154ZYXWA0A1A2A3 Y0Y1Y2Y3Y4Y5Y6Y7Y8 Y9Y10Y11Y12Y13Y14Y15 D0D1D 2D

4、3D4D5D 6D7&1A BDECYA1Y01 Y2A0Y3 DECYA1Y01 Y2A0 Y3 MUXF B CYF(A,B,C) &A2A1A0 ABCG1G2 图214 图213 210 分别用与非门实现下列逻辑函数，允许反变量输入。 F?AB?A?C?BD?BCD F(A,B,C,D)?m(2,4,6,7,10)(0,3,5,8,15) F(A,B,C,D)?M(2,4,6,10,11,14,15)(0,1,3,9,12) ?F1(A,B,C,D)?m(1,3,10,14,15)? ?F2(A,B,C,D)?m(1,3,4,5,6,7,15)211 分别用与非门和或非门实现函数。 F

5、(W,X,Y,Z)?m(0,1,2,7,11)(3,8,9,10,12,13,15) 212 试用3输入与非门实现函数F?ABD?BC?ABD?BD，允许反变量输入。 213 试用一片2输入四与非门芯片7400实现函数F?AC?BC?B(A?C)，不允许反变量输入。 3 214 改用最少的与非门实现图222所示电路的功能。 ABCABC 111 A 1 F BCDF图224 图222 215 已知输入信号A、B、C、D的波形如图224所示，试用最少的逻辑门设计产生输出F波形的组合电路，不允许反变量输入。 216 不附加逻辑门、只用1片74LS83分别实现下列BCD码转换电路。 余3码到8421

6、码的转换。 5421码到8421码的转换。 2421码到8421码的转换。 217 用一片4位全加器7483和尽量少的逻辑门，分别实现下列BCD码转换电路。 8421码到5421码的转换。 5421码到余3码的转换。 余3码到5421码的转换。 218 试用4位全加器7483和4位比较器7485实现一位8421BCD码全加器。 219 试用4位全加器7483实现一位余3 BCD码加法器，允许附加其它器件。 220 设A、B、C为三个互不相等的四位二进制数，试用四位二进制数比较器7485和二选一数据选择器设计一个逻辑电路，从A、B、C中选出最大的一个输出。 221 二进制码到循环码的转换 完成3

7、位二进制码转换为典型循环码的真值表，如表29所示。 推导G2、G1、G0的逻辑表达式。 4 用图235所示的3线-8线译码器和8线-3线编码器实现3位二进制码到循环码的转换，并加以文字说明。 表29 N10 0 1 2 3 4 5 6 7 二进制码 B2B1B0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 222 设有A、B、C三个输入信号通过排队逻辑电路分别三路输出，在任意时刻，输出端只能输出其中的一个信号。如果同时有两个以上的输入信号时，输出选择的优先顺序是：首先A，其次B，最后C。列出该排队电路的真值表，写出输出函数表达式。 223 学

8、校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。如果一个人同时持有几种票，只要有符合条件的票就可以入场。试分别用与非门和或非门设计入场控制电路。 224 一个走廊的两头和中间各有一个开关控制同一盏灯。无开关闭合时，电灯不亮；当电灯不亮时，任意拨动一个开关都使灯亮；当灯亮时，任意拨动一个开关都使灯熄灭。试用异或门实现该电灯控制电路。 225 设A、B、C、D分别代表四对话路，正常工作时最多只允许两对同时通话，并且A路和B路、C路和D路、A路和D路不允许同时通话。试用或非门设计一个逻辑电路，用以指示不能正常工作的情况。 226 用与非门为医院设计一个血型配对指示器，当

9、供血和受血血型不符合表216所列情况时，指示灯亮。 227 分别用3线8线译码器74138和必要的逻辑门实现下列逻辑函数： F(A,B,C)?m(0,3,6,7) F(A,B,C)?M(1,3,5,7) 表216 供血血型 A B AB O 受血血型 A,AB B,AB AB A,B,AB,O 循环码 G2G1G0图235 B2B1B03 - 8Y译码器0Y1A2Y2 Y3A1Y4A0Y5Y6Y7 8 - 3I0 编码器I1I2Y2I3 Y1I4Y0I5I6I7 G2G1G0F(A,B,C)?ABC?A(B?C) 5 F(A,B,C)?(A?C)(A?B?C) 228 试用输出高电平有效的4线

10、16线译码器和逻辑门分别实现下列函数： W(A,B,C)?m(0,2,5,7) X(A,B,C,D)?M(2,8,9,14) Y(A,B,C,D)?M(1,4,5,6,7,9,10,11,12,13,14) Z(A,B,C,D)?(A?B)?(CD) 229 试用3线8线译码器74138和必要的逻辑门实现5线32线译码器。 230 试用高电平译码输出有效的4线16线译码器和逻辑门设计一个组合逻辑电路，计算两个两位二进制数的乘积。 231 分别用四选一和八选一数据选择器实现下列逻辑函数 F(A,B,C)?m(0,1,2,6,7) F(A,B,C,D)?m(0,3,8,9,10,11)(1,2,5

11、,7,13,14,15) F(A,B,C,D)?M(1,2,8,9,10,12,14)(0,3,5,6,11,13,15) ?F(A,B,C,D,E)?m(3,5,9,12,18,24,27)? ?(1,4,7,8,11,13,19,22,23,25,26)?0232 试用双四选一数据选择器74153实现十六选一数据选择器。 233 试用四选一数据选择器和必要的逻辑门设计一个1位二进制数全加器。 1A11A01D0 1D11Y01D2 1D 32D02D12Y02D2 2D32A12A0234 只用1片图265所示双4选1数据选择器实现下列函数，允许反变量输入。 F(A,B,C,?D)=m(3

12、,4,5,8, 9,235 用一片4位二进制数全加器7483和一片含有4个二选一数据选择器的芯片74157及非门实现可控4位二进制补码加法/减法器。当控制端X=0时，实现加法运算；当X=1时，实现减法运算。 236 设计一个数的发生器。该电路的输入是从000开始、依次递 6 图265 增的3位二进制数，输出依次为3、1、4、的8421BCD码。 237 用适当容量的PROM实现8421BCD码的共阴极七段显示译码电路，要求画出与或阵列图。 238 试将图271中PLA的各输出函数写成m的形式。 WXYZ F1F2F3F4F5F6AABBCC或阵列 与阵列F1 F2图271 图272 239 图

13、272是一个输出极性可编程的PLA，试通过编程连接实现下列函数 F1?AB?AC,F2?(A?B)(A?C) 240 试用PAL16L8实现一位全加器的逻辑电路，在图274上标明编程连接。 图274 7 241 试编写一个实现3输入与非门的VHDL源程序。 242 试用with_select_when语句描述一个4选1数据选择器。 243 试用进程语句结构和if_then_elsif语句描述一个4选1数据选择器。 244 图276是一位二进制数全加器的电路图，试用元件例化语句描述该电路。 C_IN AB=1X=1 SUM1 &Y& C_OUT245 逻辑电路如图277所示，写出G和F的逻辑表达

14、式，若非门的延迟为3ns，其它门的延迟为6ns，根据图277所示A的输入波形，画出G和F的波形，并对输出波形加以说明。 1 X1Z图276 &C=1B=1AX2X3A1&G FGF 图277 246 判断图279所示各电路是否存在险象。如果存在险象，说明险象类型，并通过修改逻辑设计消除险象。 8 AB & &ABCFD1111LCD1 图279 自测题2 1填空 同一电路的正逻辑表达式与负逻辑表达式具有关系。 多个标准TTL逻辑门的输出端直接相连，结果是； 多个集电极或漏极开路逻辑门的输出端直接相连，结果是；多个三态输出端直接相连，结果是。 在典型的TTL、CMOS和ECL逻辑门中，速度最快，

15、功耗最低。 4选1数据选择器的输出函数表达式为。 在PROM、PLA和PAL中，与阵列固定、或阵列可编程的器件是； 与阵列可编程、或阵列固定的器件是；与、或阵列都可编程的器件是。 一个VHDL源程序可以分为5个组成部分，他们是，其中必不可少的两个部分是。 2图287为三态非门构成的电路，试根据输入条件填写表222中的F栏。 D1 EN1D2EN2 G1 1EN表222 EN1 D1 EN2 D2 0 0 1 1 FG2 1EN F0 1 1 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 1 0 图287 3分析图288所示电路，写出表达式，列出真值表，说明电路的逻辑功能。 9 A

16、1 &1F1F2F3 B1 &图288 4分析图289所示电路，输入为余3码，说明该电路完成什么逻辑功能。 ABCDC4A3A2A1A01WS3X YS2S1ZS0C00 7483B3B2B1B0 0 图289 5写出图290所示电路的输出函数表达式，列出真值表。 6只用2输入与非门和异或门实现函数： 1A1A0A1AA1AA1D0D1D 2D3MUXYA1A0 D0D1MUXYA0DY110D0MUXD1YD2 D3A1A0BC图290 F(A,B,C,D)?m(0,1,4,5,8,9,14,15)(2,10) 7试用最少的与非门，设计一个组合电路，实现表227所示的逻辑功能。 表227 A

17、 B 0 0 0 1 1 0 1 1 F C?D C?D C?D CD 10 8试用4位二进制数比较器7485实现3位8421BCD码的比较。 9用一片输出高电平有效的416译码器和必要的逻辑门实现多输出函数： ?W(A,B,C,D)?m(0,1,3,5,6,7,8,9,10,11,12,15)?X(A,B,C,D)?m(0,6,9,12,15) ?Y(A,B,C,D)?M(1,3,9,14)Z(A,B,C,D)?M(1,3,4,5,6,7,9,10,11,12,13,14) 10用三个继电器A、B、C控制两个指示灯R、G。R和G不能同时亮；当三个继电器都动作时R亮；当A不动作且B和C中至少有

18、一个动作时G亮；如果A、B、C均不动作，则R和G均不亮；其他情况下R都亮。试根据以上要求列出反映此控制关系的真值表。 11使用3线8线译码器74138和与非门实现一个1位二进制数全加器。 12将逻辑表达式F(A,B,C)?AB?B?C写成标准与或表达式?m的形式，并使用八选一数据选择器74151实现该函数。 11 13用适当容量的PROM实现下列多输出函数，要求画出与或阵列图。 ?F1?ABC?AC?BC?F2?A?B?C?F3?AB?AB?C?F?(A?B?C)(A?B?C)?ABC?412 第2章 组合逻辑电路分析与设计 A21 图25是两个CMOS逻辑门的内部结构图，试说出逻辑门的名称，

19、并写出输 Q1Q2Q4Q3F 出函数表达式，画出其逻辑符号。 +VDDAQ1BQ6Q2+VDDQ3Q4Q5Q6F BQ5 图25 CMOS逻辑门内部结构图 22 已知74S00是2输入四与非门，IOL=20mA，IOH =1mA，IIL=2mA，IIH=50A；7410是3输入三与非门，IOL=16mA，IOH =，IIL=，IIH=40A。试分别计算74S00和7410的扇出系数。理论上，一个74S00逻辑门的输出端最多可以驱动几个7410逻辑门，一个7410逻辑门的输出端最多可以驱动几个74S00逻辑门？ 23 图27中的逻辑门均为TTL门。试问图中电路能否实现F1?AB，F2?AB， F

20、3?AB?BC的功能？要求说明理。 +5V1K10KF1AB&+5V1KF2A&AB& 10K50B50 &CF3 图27 24 试用OC与非门实现逻辑函数F?AC?ABC?ACD，假定不允许反变量输入。 25 某组合逻辑电路如图29所示 写出输出函数F的表达式； 列出真值表； 对应图29所示输入波形，画出输出信号F的波形； 1 AB1 &EN1ABF &11 EN EFE 图29 用图29所示与或非门实现函数F。 26 写出图211所示电路的输出函数表达式，说明该电路的逻辑功能和每个输入变量和输出变量的含义。 A1A0X0X1X2X3EN1111A& 1& B11&1F YS3 S2S1S0

21、 图212 图211 27 列表说明图212所示电路中，当S3S2S1S0作为控制信号时，F与A、B的逻辑关系。 2 28 译码器74154构成的逻辑电路如图213所示，写出输出函数的最小项表达式。 29 图214图是2线4线译码器和8选1数据选择器构成的逻辑电路，各模块的输入输出端都是高电平有效，试写出输出函数表达式，并整理成m形式。 74154ZYXWA0A1A2A3 Y0Y1Y2Y3Y4Y5Y6Y7Y8 Y9Y10Y11Y12Y13Y14Y15 D0D1D 2D3D4D5D 6D7&1A BDECYA1Y01 Y2A0Y3 DECYA1Y01 Y2A0 Y3 MUXF B CYF(A,B

22、,C) &A2A1A0 ABCG1G2 图214 图213 210 分别用与非门实现下列逻辑函数，允许反变量输入。 F?AB?A?C?BD?BCD F(A,B,C,D)?m(2,4,6,7,10)(0,3,5,8,15) F(A,B,C,D)?M(2,4,6,10,11,14,15)(0,1,3,9,12) ?F1(A,B,C,D)?m(1,3,10,14,15)? ?F2(A,B,C,D)?m(1,3,4,5,6,7,15)211 分别用与非门和或非门实现函数。 F(W,X,Y,Z)?m(0,1,2,7,11)(3,8,9,10,12,13,15) 212 试用3输入与非门实现函数F?ABD

23、?BC?ABD?BD，允许反变量输入。 213 试用一片2输入四与非门芯片7400实现函数F?AC?BC?B(A?C)，不允许反变量输入。 3 214 改用最少的与非门实现图222所示电路的功能。 ABCABC 111 A 1 F BCDF图224 图222 215 已知输入信号A、B、C、D的波形如图224所示，试用最少的逻辑门设计产生输出F波形的组合电路，不允许反变量输入。 216 不附加逻辑门、只用1片74LS83分别实现下列BCD码转换电路。 余3码到8421码的转换。 5421码到8421码的转换。 2421码到8421码的转换。 217 用一片4位全加器7483和尽量少的逻辑门，分

24、别实现下列BCD码转换电路。 8421码到5421码的转换。 5421码到余3码的转换。 余3码到5421码的转换。 218 试用4位全加器7483和4位比较器7485实现一位8421BCD码全加器。 219 试用4位全加器7483实现一位余3 BCD码加法器，允许附加其它器件。 220 设A、B、C为三个互不相等的四位二进制数，试用四位二进制数比较器7485和二选一数据选择器设计一个逻辑电路，从A、B、C中选出最大的一个输出。 221 二进制码到循环码的转换 完成3位二进制码转换为典型循环码的真值表，如表29所示。 推导G2、G1、G0的逻辑表达式。 4 用图235所示的3线-8线译码器和8

25、线-3线编码器实现3位二进制码到循环码的转换，并加以文字说明。 表29 N10 0 1 2 3 4 5 6 7 二进制码 B2B1B0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 222 设有A、B、C三个输入信号通过排队逻辑电路分别三路输出，在任意时刻，输出端只能输出其中的一个信号。如果同时有两个以上的输入信号时，输出选择的优先顺序是：首先A，其次B，最后C。列出该排队电路的真值表，写出输出函数表达式。 223 学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。如果一个人同时持有几种票，只要有符合条件的票就可以

26、入场。试分别用与非门和或非门设计入场控制电路。 224 一个走廊的两头和中间各有一个开关控制同一盏灯。无开关闭合时，电灯不亮；当电灯不亮时，任意拨动一个开关都使灯亮；当灯亮时，任意拨动一个开关都使灯熄灭。试用异或门实现该电灯控制电路。 225 设A、B、C、D分别代表四对话路，正常工作时最多只允许两对同时通话，并且A路和B路、C路和D路、A路和D路不允许同时通话。试用或非门设计一个逻辑电路，用以指示不能正常工作的情况。 226 用与非门为医院设计一个血型配对指示器，当供血和受血血型不符合表216所列情况时，指示灯亮。 227 分别用3线8线译码器74138和必要的逻辑门实现下列逻辑函数： F(A,B,C)?m(0,3,6,7) F(A,B,C)?M(1,3,5,7) 表216 供血血型 A B AB O 受血血型 A,AB B,AB AB A,B,AB,O 循环码 G2G1G0图235 B2B1B03 - 8Y译码器0Y1A2Y2 Y3A1Y4A0Y5Y6Y7 8 - 3I0 编码器I1I2Y2I3 Y1I4Y0I5I6I7 G2G1G0F(A,B,C)?ABC?A(B?C) 5