第二章练习题.docx
《第二章练习题.docx》由会员分享，可在线阅读，更多相关《第二章练习题.docx（10页珍藏版）》请在冰豆网上搜索。
第二章练习题
第二章练习题
第2章组合逻辑电路分析与设计
A2－1图2－5是两个CMOS逻辑门的内部结构图，试说出逻辑门的名称，并写出输
Q1Q2Q4Q3F出函数表达式，画出其逻辑符号。
+VDDAQ1BQ6Q2+VDDQ3Q4Q5Q6FBQ5
图2－5CMOS逻辑门内部结构图
2－2已知74S00是2输入四与非门，IOL=20mA，IOH=1mA，IIL=2mA，IIH=50μA；7410是3输入三与非门，IOL=16mA，IOH=，IIL=，IIH=40μA。
试分别计算74S00和7410的扇出系数。
理论上，一个74S00逻辑门的输出端最多可以驱动几个7410逻辑门，一个7410逻辑门的输出端最多可以驱动几个74S00逻辑门？
2－3图2－7中的逻辑门均为TTL门。
试问图中电路能否实现F1?
AB，F2?
AB，
F3?
AB?
BC的功能？
要求说明理。
+5V1K10KF1AB&+5V1KF2A&AB&10Kβ＝50Bβ＝50&CF3
图2－7
2－4试用OC与非门实现逻辑函数F?
AC?
ABC?
ACD，假定不允许反变量输入。
2－5某组合逻辑电路如图2－9所示写出输出函数F的表达式；列出真值表；
对应图2－9所示输入波形，画出输出信号F的波形；
1
AB1&EN≥1ABF&≥11ENEFE
图2－9用图2－9所示与或非门实现函数F。
2－6写出图2－11所示电路的输出函数表达式，说明该电路的逻辑功能和每个输入变量和输出变量的含义。
A1A0X0X1X2X3EN1≥111A&≥1&B1＝1&≥1FYS3S2S1S0图2－12
图2－11
2－7列表说明图2－12所示电路中，当S3S2S1S0作为控制信号时，F与A、B的逻辑关系。
2
2－8译码器74154构成的逻辑电路如图2－13所示，写出输出函数的最小项表达式。
2－9图2－14图是2线－4线译码器和8选1数据选择器构成的逻辑电路，各模块的输入输出端都是高电平有效，试写出输出函数表达式，并整理成∑m形式。
74154ZYXWA0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15D0D1D2D3D4D5D6D7&≥1ABDECYA1Y01Y2A0Y3DECYA1Y01Y2A0Y3MUXFBCYF（A,B,C）&A2A1A0ABCG1G2图2－14
图2－13
2－10分别用与非门实现下列逻辑函数，允许反变量输入。
F?
AB?
A?
C?
BD?
BCD
F（A,B,C,D）?
?
m（2,4,6,7,10）（0,3,5,8,15）F（A,B,C,D）?
?
M（2,4,6,10,11,14,15）（0,1,3,9,12）
?
?
F1（A,B,C,D）?
?
m（1,3,10,14,15）?
?
?
F2（A,B,C,D）?
?
m（1,3,4,5,6,7,15）2－11分别用与非门和或非门实现函数。
F（W,X,Y,Z）?
?
m（0,1,2,7,11）（3,8,9,10,12,13,15）
2－12试用3输入与非门实现函数F?
ABD?
BC?
ABD?
BD，允许反变量输入。
2－13试用一片2输入四与非门芯片7400实现函数F?
AC?
BC?
B（A?
C），不允许反变量输入。
3
2－14改用最少的与非门实现图2－22所示电路的功能。
ABCABC≥1≥1≥1A≥1FBCDF图2－24
图2－22
2－15已知输入信号A、B、C、D的波形如图2－24所示，试用最少的逻辑门设计产生输出F波形的组合电路，不允许反变量输入。
2－16不附加逻辑门、只用1片74LS83分别实现下列BCD码转换电路。
余3码到8421码的转换。
5421码到8421码的转换。
2421码到8421码的转换。
2－17用一片4位全加器7483和尽量少的逻辑门，分别实现下列BCD码转换电路。
8421码到5421码的转换。
5421码到余3码的转换。
余3码到5421码的转换。
2－18试用4位全加器7483和4位比较器7485实现一位8421BCD码全加器。
2－19试用4位全加器7483实现一位余3BCD码加法器，允许附加其它器件。
2－20设A、B、C为三个互不相等的四位二进制数，试用四位二进制数比较器7485和二选一数据选择器设计一个逻辑电路，从A、B、C中选出最大的一个输出。
2－21二进制码到循环码的转换
完成3位二进制码转换为典型循环码的真值表，如表2－9所示。
推导G2、G1、G0的逻辑表达式。
4
用图2－35所示的3线-8线译码器和8线-3线编码器实现3位二进制码到循环码的转换，并加以文字说明。
表2－9N1001234567二进制码B2B1B0000001010011100101110111
2－22设有A、B、C三个输入信号通过排队逻辑电路分别三路输出，在任意时刻，输出端只能输出其中的一个信号。
如果同时有两个以上的输入信号时，输出选择的优先顺序是：
首先A，其次B，最后C。
列出该排队电路的真值表，写出输出函数表达式。
2－23学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。
如果一个人同时持有几种票，只要有符合条件的票就可以入场。
试分别用与非门和或非门设计入场控制电路。
2－24一个走廊的两头和中间各有一个开关控制同一盏灯。
无开关闭合时，电灯不亮；当电灯不亮时，任意拨动一个开关都使灯亮；当灯亮时，任意拨动一个开关都使灯熄灭。
试用异或门实现该电灯控制电路。
2－25设A、B、C、D分别代表四对话路，正常工作时最多只允许两对同时通话，并且A路和B路、C路和D路、A路和D路不允许同时通话。
试用或非门设计一个逻辑电路，用以指示不能正常工作的情况。
2－26用与非门为医院设计一个血型配对指示器，当供血和受血血型不符合表2－16所列情况时，指示灯亮。
2－27分别用3线－8线译码器74138和必要的逻辑门实现下列逻辑函数：
F（A,B,C）?
?
m（0,3,6,7）F（A,B,C）?
?
M（1,3,5,7）
表2－16供血血型ABABO受血血型A,ABB,ABABA,B,AB,O循环码G2G1G0 图2－35
B2B1B03-8Y译码器0Y1A2Y2Y3A1Y4A0Y5Y6Y78-3I0编码器I1I2Y2I3Y1I4Y0I5I6I7G2G1G0F（A,B,C）?
ABC?
A（B?
C）
5
F（A,B,C）?
（A?
C）（A?
B?
C）
2－28试用输出高电平有效的4线－16线译码器和逻辑门分别实现下列函数：
W（A,B,C）?
?
m（0,2,5,7）X（A,B,C,D）?
?
M（2,8,9,14）
Y（A,B,C,D）?
?
M（1,4,5,6,7,9,10,11,12,13,14）Z（A,B,C,D）?
（A?
B）?
（C⊙D）
2－29试用3线－8线译码器74138和必要的逻辑门实现5线－32线译码器。
2－30试用高电平译码输出有效的4线－16线译码器和逻辑门设计一个组合逻辑电路，计算两个两位二进制数的乘积。
2－31分别用四选一和八选一数据选择器实现下列逻辑函数F（A,B,C）?
?
m（0,1,2,6,7）
F（A,B,C,D）?
?
m（0,3,8,9,10,11）（1,2,5,7,13,14,15）F（A,B,C,D）?
?
M（1,2,8,9,10,12,14）（0,3,5,6,11,13,15）
?
?
F（A,B,C,D,E）?
?
m（3,5,9,12,18,24,27）?
?
（1,4,7,8,11,13,19,22,23,25,26）?
02－32试用双四选一数据选择器74153实现十六选一数据选择器。
2－33试用四选一数据选择器和必要的逻辑门设计一个1位二进制数全加器。
1A11A01D01D11Y01D21D32D02D12Y02D22D32A12A02－34只用1片图2－65所示双4选1数据选择器实现下列函数，允许反变量输入。
F（A,B,C,?
D）=m（3,4,5,8,9,2－35用一片4位二进制数全加器7483和一片含有4个二选一数据选择器的芯片74157及非门实现可控4位二进制补码加法/减法器。
当控制端X=0时，实现加法运算；当X=1时，实现减法运算。
2－36设计一个数π＝的发生器。
该电路的输入是从000开始、依次递
6
图2－65增的3位二进制数，输出依次为3、1、4、……的8421BCD码。
2－37用适当容量的PROM实现8421BCD码的共阴极七段显示译码电路，要求画出与－或阵列图。
2－38试将图2－71中PLA的各输出函数写成∑m的形式。
WXYZF1F2F3F4F5F6AABBCC或阵列与阵列 F1F2图2－71图2－72
2－39图2－72是一个输出极性可编程的PLA，试通过编程连接实现下列函数
F1?
AB?
AC, F2?
（A?
B）（A?
C）
2－40试用PAL16L8实现一位全加器的逻辑电路，在图2－74上标明编程连接。
图2－74
7
2－41试编写一个实现3输入与非门的VHDL源程序。
2－42试用with_select_when语句描述一个4选1数据选择器。
2－43试用进程语句结构和if_then_elsif语句描述一个4选1数据选择器。
2－44图2－76是一位二进制数全加器的电路图，试用元件例化语句描述该电路。
C_IN
AB=1X=1SUM≥1&Y&C_OUT2－45逻辑电路如图2－77所示，写出G和F的逻辑表达式，若非门的延迟为3ns，其它门的延迟为6ns，根据图2－77所示A的输入波形，画出G和F的波形，并对输出波形加以说明。
1X1Z图2－76
&&C=1B=1AX2X3A≥1&GFGF
图2－77
2－46判断图2－79所示各电路是否存在险象。
如果存在险象，说明险象类型，并通过修改逻辑设计消除险象。
8
AB&&&&&ABCFD≥1≥1≥1≥1LCD≥1
图2－79
自测题2
1．填空
同一电路的正逻辑表达式与负逻辑表达式具有关系。
多个标准TTL逻辑门的输出端直接相连，结果是；
多个集电极或漏极开路逻辑门的输出端直接相连，结果是；多个三态输出端直接相连，结果是。
在典型的TTL、CMOS和ECL逻辑门中，速度最快，功耗最低。
4选1数据选择器的输出函数表达式为。
在PROM、PLA和PAL中，与阵列固定、或阵列可编程的器件是；
与阵列可编程、或阵列固定的器件是；与、或阵列都可编程的器件是。
一个VHDL源程序可以分为5个组成部分，他们是，其中必不可少的两个部分是。
2．图2－87为三态非门构成的电路，试根据输入条件填写表2－22中的F栏。
D1
EN1D2EN2
G11EN表2－22EN1D1EN2D20011F G21ENF0110
1000100111011110图2－87
3．分析图2－88所示电路，写出表达式，列出真值表，说明电路的逻辑功能。
9
A1&≥1F1F2F3B1&图2－88
4．分析图2－89所示电路，输入为余3码，说明该电路完成什么逻辑功能。
ABCDC4A3A2A1A01WS3XYS2S1ZS0C007483B3B2B1B00图2－89
5．写出图2－90所示电路的输出函数表达式，列出真值表。
6．只用2输入与非门和异或门实现函数：
1A＝1A0A1AA＝1AA＝1D0D1D2D3MUXYA1A0D0D1MUXYA0DY＝110D0MUXD1YD2D3A1A0BC图2－90
F（A,B,C,D）?
?
m（0,1,4,5,8,9,14,15）（2,10）
7．试用最少的与非门，设计一个组合电路，实现表2－27所示的逻辑功能。
表2－27
AB00011011FC?
DC?
DC?
DC⊙D
10
8．试用4位二进制数比较器7485实现3位8421BCD码的比较。
9．用一片输出高电平有效的4－16译码器和必要的逻辑门实现多输出函数：
?
W（A,B,C,D）?
?
m（0,1,3,5,6,7,8,9,10,11,12,15）?
?
X（A,B,C,D）?
?
m（0,6,9,12,15）?
?
Y（A,B,C,D）?
?
M（1,3,9,14）Z（A,B,C,D）?
?
M（1,3,4,5,6,7,9,10,11,12,13,14）
10．用三个继电器A、B、C控制两个指示灯R、G。
R和G不能同时亮；当三个继电器都动作时R亮；当A不动作且B和C中至少有一个动作时G亮；如果A、B、C均不动作，则R和G均不亮；其他情况下R都亮。
试根据以上要求列出反映此控制关系的真值表。
11．使用3线－8线译码器74138和与非门实现一个1位二进制数全加器。
12．将逻辑表达式F（A,B,C）?
AB?
B?
C写成标准与或表达式?
m的形式，并使用八选一数据选择器74151实现该函数。
11
13．用适当容量的PROM实现下列多输出函数，要求画出与－或阵列图。
?
F1?
ABC?
AC?
BC?
?
F2?
A?
B?
C?
?
F3?
AB?
AB?
C?
F?
（A?
B?
C）（A?
B?
C）?
ABC?
412
第2章组合逻辑电路分析与设计
A2－1图2－5是两个CMOS逻辑门的内部结构图，试说出逻辑门的名称，并写出输
Q1Q2Q4Q3F出函数表达式，画出其逻辑符号。
+VDDAQ1BQ6Q2+VDDQ3Q4Q5Q6FBQ5
图2－5CMOS逻辑门内部结构图
2－2已知74S00是2输入四与非门，IOL=20mA，IOH=1mA，IIL=2mA，IIH=50μA；7410是3输入三与非门，IOL=16mA，IOH=，IIL=，IIH=40μA。
试分别计算74S00和7410的扇出系数。
理论上，一个74S00逻辑门的输出端最多可以驱动几个7410逻辑门，一个7410逻辑门的输出端最多可以驱动几个74S00逻辑门？
2－3图2－7中的逻辑门均为TTL门。
试问图中电路能否实现F1?
AB，F2?
AB，
F3?
AB?
BC的功能？
要求说明理。
+5V1K10KF1AB&+5V1KF2A&AB&10Kβ＝50Bβ＝50&CF3
图2－7
2－4试用OC与非门实现逻辑函数F?
AC?
ABC?
ACD，假定不允许反变量输入。
2－5某组合逻辑电路如图2－9所示写出输出函数F的表达式；列出真值表；
对应图2－9所示输入波形，画出输出信号F的波形；
1
AB1&EN≥1ABF&≥11ENEFE
图2－9用图2－9所示与或非门实现函数F。
2－6写出图2－11所示电路的输出函数表达式，说明该电路的逻辑功能和每个输入变量和输出变量的含义。
A1A0X0X1X2X3EN1≥111A&≥1&B1＝1&≥1FYS3S2S1S0图2－12
图2－11
2－7列表说明图2－12所示电路中，当S3S2S1S0作为控制信号时，F与A、B的逻辑关系。
2
2－8译码器74154构成的逻辑电路如图2－13所示，写出输出函数的最小项表达式。
2－9图2－14图是2线－4线译码器和8选1数据选择器构成的逻辑电路，各模块的输入输出端都是高电平有效，试写出输出函数表达式，并整理成∑m形式。
74154ZYXWA0A1A2A3Y0Y1Y2Y3Y4Y5Y6Y7Y8Y9Y10Y11Y12Y13Y14Y15D0D1D2D3D4D5D6D7&≥1ABDECYA1Y01Y2A0Y3DECYA1Y01Y2A0Y3MUXFBCYF（A,B,C）&A2A1A0ABCG1G2图2－14
图2－13
2－10分别用与非门实现下列逻辑函数，允许反变量输入。
F?
AB?
A?
C?
BD?
BCD
F（A,B,C,D）?
?
m（2,4,6,7,10）（0,3,5,8,15）F（A,B,C,D）?
?
M（2,4,6,10,11,14,15）（0,1,3,9,12）
?
?
F1（A,B,C,D）?
?
m（1,3,10,14,15）?
?
?
F2（A,B,C,D）?
?
m（1,3,4,5,6,7,15）2－11分别用与非门和或非门实现函数。
F（W,X,Y,Z）?
?
m（0,1,2,7,11）（3,8,9,10,12,13,15）
2－12试用3输入与非门实现函数F?
ABD?
BC?
ABD?
BD，允许反变量输入。
2－13试用一片2输入四与非门芯片7400实现函数F?
AC?
BC?
B（A?
C），不允许反变量输入。
3
2－14改用最少的与非门实现图2－22所示电路的功能。
ABCABC≥1≥1≥1A≥1FBCDF图2－24
图2－22
2－15已知输入信号A、B、C、D的波形如图2－24所示，试用最少的逻辑门设计产生输出F波形的组合电路，不允许反变量输入。
2－16不附加逻辑门、只用1片74LS83分别实现下列BCD码转换电路。
余3码到8421码的转换。
5421码到8421码的转换。
2421码到8421码的转换。
2－17用一片4位全加器7483和尽量少的逻辑门，分别实现下列BCD码转换电路。
8421码到5421码的转换。
5421码到余3码的转换。
余3码到5421码的转换。
2－18试用4位全加器7483和4位比较器7485实现一位8421BCD码全加器。
2－19试用4位全加器7483实现一位余3BCD码加法器，允许附加其它器件。
2－20设A、B、C为三个互不相等的四位二进制数，试用四位二进制数比较器7485和二选一数据选择器设计一个逻辑电路，从A、B、C中选出最大的一个输出。
2－21二进制码到循环码的转换
完成3位二进制码转换为典型循环码的真值表，如表2－9所示。
推导G2、G1、G0的逻辑表达式。
4
用图2－35所示的3线-8线译码器和8线-3线编码器实现3位二进制码到循环码的转换，并加以文字说明。
表2－9N1001234567二进制码B2B1B0000001010011100101110111
2－22设有A、B、C三个输入信号通过排队逻辑电路分别三路输出，在任意时刻，输出端只能输出其中的一个信号。
如果同时有两个以上的输入信号时，输出选择的优先顺序是：
首先A，其次B，最后C。
列出该排队电路的真值表，写出输出函数表达式。
2－23学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。
如果一个人同时持有几种票，只要有符合条件的票就可以入场。
试分别用与非门和或非门设计入场控制电路。
2－24一个走廊的两头和中间各有一个开关控制同一盏灯。
无开关闭合时，电灯不亮；当电灯不亮时，任意拨动一个开关都使灯亮；当灯亮时，任意拨动一个开关都使灯熄灭。
试用异或门实现该电灯控制电路。
2－25设A、B、C、D分别代表四对话路，正常工作时最多只允许两对同时通话，并且A路和B路、C路和D路、A路和D路不允许同时通话。
试用或非门设计一个逻辑电路，用以指示不能正常工作的情况。
2－26用与非门为医院设计一个血型配对指示器，当供血和受血血型不符合表2－16所列情况时，指示灯亮。
2－27分别用3线－8线译码器74138和必要的逻辑门实现下列逻辑函数：
F（A,B,C）?
?
m（0,3,6,7）F（A,B,C）?
?
M（1,3,5,7）
表2－16供血血型ABABO受血血型A,ABB,ABABA,B,AB,O循环码G2G1G0 图2－35
B2B1B03-8Y译码器0Y1A2Y2Y3A1Y4A0Y5Y6Y78-3I0编码器I1I2Y2I3Y1I4Y0I5I6I7G2G1G0F（A,B,C）?
ABC?
A（B?
C）
5
升级会员 