EDA课程设计数字频率计Word文档格式.docx

1、6、 改变量程时，小数点能自动移位。4）设计报告要求1、说明设计作品的功能、特点、应用范围；2、方案对比，确定方案。3、电路工作原理、操作方法；4、编程方法、程序框图及关键程序清单。5、课程设计总结。数字频率计是计算机、通讯设备、音频视频等科研生产领域不可缺少的测量仪器。它是一种用十进制数字，显示被测信号频率的数字测量仪器。它的基本功能是测量正弦信号，方波信号以及其他各种单位时间内变化的物理量。在进行模拟、数字电路的设计、安装、调试过程中，由于其使用十进制数显示，测量迅速，精度高，显示直观，所以经常要用到数字频率计。二、设计方案论证、结果以及分析1 原理图编译成功后其波形图如下：2、信号发生器

2、library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity sele is port（clk: in std_logic; jian: in std_logic_vector（1 downto 0）; oclk: out std_logic）;end;architecture s_1 of sele issignal full : std_logic;signal t :integer range 0 to 5999999; beginP1:process（jian,t）begin case j

3、ian is when 00 = t null; end case;end process P1;P2: process（clk,t） variable s : integer range 0 to 5999999; if （clkevent and clk = 1） then if s t then s := s +1; else s := 0 ; end if; if s = t then full = ; else full 0end process P2;P3: process（full） variable c : if fullevent and full = then c := n

4、ot c; if c = oclk else oclk = end process P3;其仿真波形为：3、 测频entity cp is port（clkk: en,rst,load:architecture cp_1 of cp is signal div2:process（clkk） if（clkkevent and clkk=） then div2 = not div2;end process;process（clkk,div2）begin if （clkk= and div2= rst else rst load en = div2;4、 计数器entity jishu is por

5、t（rst,en,clk: Q: out std_logic_vector（3 downto 0）; cout:architecture cnt of jishu is signal cnt: std_logic_vector（3 downto 0）;process（rst,en,clk）if rst= then cnt = 0000elsif（clkevent and clk=） and en = then if cnt = 1001 cnt cout else = cnt + 1;end if;Q = cnt;在源程序中COUT是计数器的进位输出；Q3.0是计数器的状态输出；CLK是时钟输

6、入端；RST是复位控制端；当RST=1时，Q3.0=0，EN是使能控制输入端，当EN=1时，计数器计数，当EN=0时，计数器保持状态不变。编译成功后，其仿真波形如下：在项目编译仿真成功后，将设计的十进制计数器电路设置成可调用的元件jishu.sym用于以下的顶层设计。5、 16位寄存器entity suocun is port（load: din : in std_logic_vector（15 downto 0）; dout: out std_logic_vector（15 downto 0）;architecture suo of suocun is process（load,din）if

7、 （loadevent and load= dout = din;在源程序中load是锁存信号，上升沿触发；din3.0是寄存器输入；dout3.0是寄存器输出。编译成功后生成元件图如下图，以便顶层模块的调用。4位寄存器寄存器是在计数结束后，利用触发器的上升沿吧最新的频率测量值保存起来，这样在计数的过程中可不必一直看数码显示器，显示器将最终的频率读数定期进行更新，其输出作为动态扫描电路的输入。entity suo is in std_logic_vector（3 downto 0）; out std_logic_vector（3 downto 0）;architecture suo_1 of

8、suo is 6、 译码器entity leds is Din: sg: out std_logic_vector（6 downto 0）; bt: out std_logic_vector（1 downto 0）;architecture led_1 of leds issignal cnt8: std_logic_vector（1 downto 0）;signal q:process（cnt8,Din,q） case cnt8 is bt q = Din（3 downto 0）;= Din（7 downto 4）;= Din（11 downto 8）;= Din（15 downto 12）

9、; case q is sg 011111100010000110001010110110011100111101001100110010111011010110111110101110000111100011111111101111process（clk） if（clk cnt8 = cnt8 +1;编译成功后，其波形图为：7、 译码entity divid is port（clk50: qlkhz:architecture div of divid isK1:process（clk50） variable cout: integer:=0; if（clk50event and clk50=

10、 cout := cout + 1; if cout = 24999 then qlkhz elsif cout = 49999 then qlkhz else cout :8、 动态扫描电路entity dongtai is port（q200hz: in std_logic_vector（6 downto 0）; led0,led1,led2,led3: out std_logic_vector（6 downto 0）;architecture behav of dongtai isprocess（q200hz） if（q200hzevent and q200hz= case bt isw

11、hen led0 = sg（6 downto 0）; led1 led2 led3 end case;仿真波形如下：9、 分频设计use ieee.std_logic_signed.all;entity fp is port（ clk :architecture fp_1 of fp is process（clk） integer range 0 to 99; 99 then elsif s 99 then s := 0; elsif s = 99 then full if full = end process P2;三设计体会通过对EDA技术这门课程的学习，心得体会甚多。虽然一开始觉得什么都

12、不懂，但是通过一次次的实验，我们真的学到了不少的东西。往往书本上的知识在实际使用或实验时都应该加以修改，使之更适合实际应用，也更简洁。这次EDA课程设计，使我更加的了解了EDA，VHDL语言和外部设备的接线。也让我更加了解了EDA设计的流程和原理。通过本次设计，让我很好的锻炼了理论联系实际，与具体项目、课题相结合开发、设计产品的能力。既让我们懂得了怎样把理论应用于实际，又让我们懂得了在实践中遇到的问题怎样用理论去解决。在本次设计中，我们还需要一些上课时没有牢固的知识，于是图书馆和INTERNET成了我们很好的助手。在查阅资料的过程中，我们要判断优劣、取舍相关知识，不知不觉中我们查阅资料的能力也

13、得到了很好的锻炼。我们学习的知识是有限的，在以后的工作中我们肯定会遇到许多未知的领域，这方面的能力便会使我们受益非浅。在设计过程中，总是遇到这样或那样的问题。有时发现一个问题的时候，需要做大量的工作，花大量的时间才能解决。自然而然，我的耐心便在其中建立起来了。为以后的工作积累了经验，增强了信心。我认为，不仅仅是此次考查设计，在整个这学期的实验中，不仅培养了独立思考、动手操作的能力，在各种其它能力上也都有了提高。更重要的是，在实验课上，我们学会了很多学习的方法。而这是日后罪实用的，真的是受益匪浅。我已从中真正体会到了，做设计不是为顺利完成而做，而是为了学会遇到问题懂得去解决而做。虽然实践问题会遇到很多，每一次实验其实真的可以让人学到很多知识。只有自己懂得去总结，才能从中体会到收获。四参考文献：1 潘松 VHDL实用教程M 成都电子科技大学出版社，2000 2 卢毅，赖杰 VHDL与数字电路设计M 北京科学出版社，2001 3 徐志军 大规模可编程逻辑器件及其应用M 成都电子科技大学出版社， 2004.2 4 赵曙光 可编程逻辑器件原理、开发与应用M 西安电子科技大学出版社，2000.6