16秋华师《数字逻辑》在线作业Word文档格式.docx

1、A. 与非门B. 或非门C. 或门D. 与或非门8. 以下哪一条不是消除竟争冒险的措施（ ）A. 接入滤波电路B. 利用触发器C. 加入选通脉冲D. 修改逻辑设计9. A. A10. 11. 和二进制码1100对应的格雷码是（ ）A. 0011B. 1100C. 1010D. 010112. 实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（ ）A. 4入4出B. 8入8出C. 8入4出D. 8入5出13. 实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ ）A. 状态数目更多B. 状态数目更少C. 触发器更多D. 触发器一定更少14. 用PLA进行逻辑设计时

2、，应将逻辑函数表达式变换成（ ）A. 异或表达式B. 与非表达式C. 最简“与或”表达式D. 标准“或与”表达式15. 16. 17. 构造一个模10同步计数器，需要（ ）触发器C. 5个18. 电平异步时序逻辑电路不允许两个或两个以上输入信号（ ）A. 同时为0B. 同时为1C. 同时改变D. 同时出现19. 组合型PLA是由（ ）构成A. 与门阵列和或门阵列B. 一个计数器C. 一个或阵列D. 一个寄存器20. 一片四位二进制译码器，它的输出函数有（ ）A. 1个B. 8个C. 10个D. 16个21. 用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（ ）。A. 8B. 1

3、6C. 32D. 6422. 若干个具有三态输出的电路输出端接到一点工作时，必须保证（ ）A. 任何时候最多只能有一个电路处于三态，其余应处于工作态。B. 任何时候最多只能有一个电路处于工作态，其余应处于三态。C. 任何时候至少要有两个或三个以上电路处于工作态。D. 以上说法都不正确。23. 74LS160十进制计数器它含有的触发器的个数是（ ）B. 2个C. 4个D. 6个24. 设计一个五位二进制码的奇偶位发生器，需要（ ）个异或门A. 2B. 3C. 4D. 525. PROM、PLA、和PAL三种可编程器件中，（ ）是不能编程的A. PROM的或门阵列B. PAL的与门阵列C. PLA

4、的与门阵列和或门阵列D. PROM的与门阵列26. 27. 十进制数555的余3码为（ ）A. 101101101 010*C. 10001000100028. 完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（ ）个状态C. 1D. 429. EPROM是指（ ）A. 随机读写存储器B. 只读存储器C. 可擦可编程只读存储器D. 电可擦可编程只读存储器30. 主从触发器的触发方式是（ ）A. CP=1B. CP上升沿C. CP下降沿D. 分两次处理31. 32. TTL与非门的多余脚悬空等效于（ ）。A. B. C. ccD. Vee33

5、. 组合逻辑电路中的险象是由于（ ）引起的A. 电路未达到最简B. 电路有多个输出C. 电路中的时延D. 逻辑门类型不同34. 一块数据选择器有三个位置输入端，则它的数据输入端应有（ ）。A. 3B. 6C. 8D. 135. 36. 37. 余3码10001000对应2421码为（ ）A. 01010101B. 10000101C. 10111011D. 1110101138. 下列说法中，（ ）不是逻辑函数的表示方法。A. 真值表和逻辑表达式B. 卡诺图和逻辑图C. 波形图和状态图39. 40. 相同计数模的异步计数器和同步计数器相比，一般情况下（ ）A. 驱动方程简单B. 使用触发器的个

6、数少C. 工作速度快D. 以上说法都不对 华师数字逻辑在线作业二、多选题（共 30 道试题，共 30 分。1. 以下编码中，可靠性编码有（ ）。A. 8421码B. 2421码C. 格雷码D. 奇偶检验码2. 时序电路一般由（ ）组成 。A. 组合逻辑B. 存储器件C. 反馈回路D. 组合代数3. 下列中规模通用集成电路中，（ ）属于组合逻辑电路A. 4位计数器T4193B. 4位并行加法器T693C. 4位寄存器T1194D. 4位数据选择器T5804. PLD器件的基本结构组成有（ ） 。A. 与阵列B. 或阵列C. 输入缓冲电路D. 输出电路5. 下列触发器中，没法约束条件的是（ ）A.

7、 时钟R-S触发器B. 基本R-S触发器C. 主从J-K触发器D. 边沿D触发器6. 只可进行一次编程的可编程器件有（ ） 。A. PALB. GALC. PROMD. PLD7. 二进制并行加法器的主要功能有（ ）A. 二进制加法运算B. 代码转换C. 十进制加法运算D. 二进制减法运算8. 寄存器传送操作包括 （ ）.A. 信息读入B. 信息输出C. 信息加工D. 信息存储9. 组合逻辑电路输出与输入的关系可用（ ）描述A. 真值表B. 状态表C. 状态图D. 逻辑表达式10. 常用描述逻辑函数的方法有 （ ） 。A. 逻辑表达式B. 真值表C. 逻辑图D. 卡诺图11. 12. 13.

8、设两输入或非门的输入为x和y，输出为z ，当z为低电平时，有（ ）。A. x和y同为高电平B. x为高电平，y为低电平C. x为低电平，y为高电平D. x和y同为低电平.14. 余 3BCD 码的特点是 （ ）A. 当作二进制码看比等值的 8421BCD 码多 3B. 是一种有权码C. 按二进制进行加法时自动解决了进位问题D. 具有逻辑相邻性15. 两个状态等效时，次态满足的条件包括（ ）A. 次态相同B. 次态交错C. 次态循环D. 次态对等效16. 下列信号中，（ ）是数字信号。A. 交流电压B. 开关状态C. 交通灯状态D. 无线电载波17. 逻辑代数包括的三种基本运算是 （ ） 。A.

9、 与B. 或C. 异或D. 非18. 下列 BCD 码中有权码有 （ ） 。A. 8421BCDB. 余 3BCDC. 5211BCDD. 格雷 （ 循环 ） 码19. 描述触发器的逻辑功能的方法有（ ）A. 状态转换真值表B. 特性方程C. 状态转换图D. 状态转换卡诺图20. 使逻辑函数 Y = AB+CD 值为 1 的 ABCD 取值组合为 （ ） 。A. 1110B. 1010C. 0111D. 001021. 可重复进行编程的可编程器件有（ ）D. ISP-PLD22. 组合逻辑电路消除竞争冒险的方法有（ ） 。A. 修改逻辑设计B. 在输出端接入滤波电容C. 后级加缓冲电路D. 屏

10、蔽输入信号的尖峰干扰23. 脉冲异步时序逻辑电路中的存储元件可以采用（ ）A. 时钟控制RS触发器C. 基本RS触发器D. JK触发器24. 下列二进制数中是奇数的有 （ ）A. 00101001111110101B. 00010000110111010C. 10111011111101D. 100000001111010125. PLD的主要类型有（ ）A. 只读存储器B. 可编程逻辑阵列PLAC. 可编程阵列逻辑PALD. 通用阵列逻辑GAL26. 数字系统中，采用（ ）可以将减法运算转化为加法运算A. 原码B. 补码C. Gray码D. 反码27. 下列十六进制数中是偶数的有 （ ） 。

11、A. 37FB. 2B8C. 34DD. F3E28. 与模拟电路相比，数字电路主要的优点有A. 容易设计B. 通用性强C. 保密性好D. 抗干扰能力强29. 脉冲异步时序逻辑电路的输入信号可以是（ ）A. 模拟信号B. 电平信号C. 脉冲信号D. 时钟脉冲信号30. 数字逻辑电路一般分为（）。A. 组合逻辑电路B. 时序逻辑电路C. 同步逻辑电路D. 异步逻辑电路三、判断题（共 30 道试题，共 30 分。1. ROM在工作时常用来存放中间数据。A. 错误B. 正确2. 在任意时刻，触发器只能处于一种状态。3. 电平异步时序电路除了可能存在竞争外，还可能存在本质险象4. 主从式的JK触发器在

12、工作时对输入信号没有约束条件。5. 寄存器分为数码寄存器和移位寄存器6. 已经X+Y=X+Z，则Y=Z7. 5个触发器最多可以构成16进制计数器8. 计算器的模是指构成计数器的触发器的个数9. 数字系统中，寄存器间只有信息传送微操作。10. 逻辑变量只有0、1两种取值可能11. 同步时序电路具有统一的时钟CP控制12. 由于每个触发器有两种稳态，因此，存储8位二进制数码需要四个触发器13. 多路选择器是一种单路输入，多路输出的组合逻辑电路14. 一个触发器能够记忆“0”和“1”两种状态15. 正数N的反码补码都与原码相同。16. 对边沿JK触发器，在CP为低电平期间，当J=K=1时，状态会翻转

13、一次。17. 8421BCD码1001比0001大18. ROM和RAM中存入的信息在电源断掉后都不会丢失19. 实际上，信号经过任何逻辑门和导线都回产生时间延迟。20. 触发器和逻辑门一样，输出取决于输入现态21. 逻辑变量的取值，1比0大22. 化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。23. 时序电路无记忆功能，组合逻辑电路有记忆功能24. 利用三态门可以实现数据的双向传输。25. 并行加法器采用先行进位（并行进位）的目的是简化电路结构。26. 组合逻辑电路的基本单元电路是门电路和触发器27. 基本的RS触发器具有空翻现象28. 化简逻辑函数，就是把逻辑代数式写成最小项和的形式29. PLD的基本结构是与门和或门30. 相同逻辑功能的 TTL 电路和 CMOS 电路相比，前者的功耗大文档可能无法思考全面，请浏览后下载，另外祝您生活愉快，工作顺利，万事如意!