16秋华师《数字逻辑》在线作业Word文档格式.docx
《16秋华师《数字逻辑》在线作业Word文档格式.docx》由会员分享，可在线阅读，更多相关《16秋华师《数字逻辑》在线作业Word文档格式.docx（20页珍藏版）》请在冰豆网上搜索。
A.与非门
B.或非门
C.或门
D.与或非门
8.以下哪一条不是消除竟争冒险的措施（）
A.接入滤波电路
B.利用触发器
C.加入选通脉冲
D.修改逻辑设计
9.
A.
A
10.
11.和二进制码1100对应的格雷码是（）
A.0011
B.1100
C.1010
D.0101
12.实现两个4位二进制数相乘的组合电路，其输入输出端个数应为（）
A.4入4出
B.8入8出
C.8入4出
D.8入5出
13.实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（）
A.状态数目更多
B.状态数目更少
C.触发器更多
D.触发器一定更少
14.用PLA进行逻辑设计时，应将逻辑函数表达式变换成（）
A.异或表达式
B.与非表达式
C.最简“与—或”表达式
D.标准“或—与”表达式
15.
16.
17.构造一个模10同步计数器，需要（）触发器
C.5个
18.电平异步时序逻辑电路不允许两个或两个以上输入信号（）
A.同时为0
B.同时为1
C.同时改变
D.同时出现
19.组合型PLA是由（）构成
A.与门阵列和或门阵列
B.一个计数器
C.一个或阵列
D.一个寄存器
20.一片四位二进制译码器，它的输出函数有（）
A.1个
B.8个
C.10个
D.16个
21.用ROM实现四位二进制码到四位循环码的转换，要求存储器的容量为（）。
A.8
B.16
C.32
D.64
22.若干个具有三态输出的电路输出端接到一点工作时，必须保证（）
A.任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.任何时候至少要有两个或三个以上电路处于工作态。
D.以上说法都不正确。
23.74LS160十进制计数器它含有的触发器的个数是（）
B.2个
C.4个
D.6个
24.设计一个五位二进制码的奇偶位发生器，需要（）个异或门
A.2
B.3
C.4
D.5
25.PROM、PLA、和PAL三种可编程器件中，（）是不能编程的
A.PROM的或门阵列
B.PAL的与门阵列
C.PLA的与门阵列和或门阵列
D.PROM的与门阵列
26.
27.十进制数555的余3码为（）
A.101101101
010*********
C.100010001000
28.完全确定原始状态表中的五个状态A、B、C、D、E，若有等效对A和B，B和D，C和E，则最简状态表中只含（）个状态
C.1
D.4
29.EPROM是指（）
A.随机读写存储器
B.只读存储器
C.可擦可编程只读存储器
D.电可擦可编程只读存储器
30.主从触发器的触发方式是（）
A.CP=1
B.CP上升沿
C.CP下降沿
D.分两次处理
31.
32.TTL与非门的多余脚悬空等效于（）。
A.１
B.０
C.Ｖcc
D.Vee
33.组合逻辑电路中的险象是由于（）引起的
A.电路未达到最简
B.电路有多个输出
C.电路中的时延
D.逻辑门类型不同
34.一块数据选择器有三个位置输入端，则它的数据输入端应有（）。
A.3
B.6
C.8
D.1
35.
36.
37.余3码10001000对应2421码为（）
A.01010101
B.10000101
C.10111011
D.11101011
38.下列说法中，（）不是逻辑函数的表示方法。
A.真值表和逻辑表达式
B.卡诺图和逻辑图
C.波形图和状态图
39.
40.相同计数模的异步计数器和同步计数器相比，一般情况下（）
A.驱动方程简单
B.使用触发器的个数少
C.工作速度快
D.以上说法都不对
华师《数字逻辑》在线作业
二、多选题（共30道试题，共30分。
1.以下编码中，可靠性编码有（）。
A.8421码
B.2421码
C.格雷码
D.奇偶检验码
2.时序电路一般由（）组成。
A.组合逻辑
B.存储器件
C.反馈回路
D.组合代数
3.下列中规模通用集成电路中，（）属于组合逻辑电路
A.4位计数器T4193
B.4位并行加法器T693
C.4位寄存器T1194
D.4位数据选择器T580
4.PLD器件的基本结构组成有（）。
A.与阵列
B.或阵列
C.输入缓冲电路
D.输出电路
5.下列触发器中，没法约束条件的是（）
A.时钟R--S触发器
B.基本R--S触发器
C.主从J--K触发器
D.边沿D触发器
6.只可进行一次编程的可编程器件有（）。
A.PAL
B.GAL
C.PROM
D.PLD
7.二进制并行加法器的主要功能有（）
A.二进制加法运算
B.代码转换
C.十进制加法运算
D.二进制减法运算
8.寄存器传送操作包括（）.
A.信息读入
B.信息输出
C.信息加工
D.信息存储
9.组合逻辑电路输出与输入的关系可用（）描述
A.真值表
B.状态表
C.状态图
D.逻辑表达式
10.常用描述逻辑函数的方法有（）。
A.逻辑表达式
B.真值表
C.逻辑图
D.卡诺图
11.
12.
13.设两输入或非门的输入为x和y，输出为z，当z为低电平时，有（）。
A.x和y同为高电平
B.x为高电平，y为低电平
C.x为低电平，y为高电平
D.x和y同为低电平.
14.余3BCD码的特点是（）
A.当作二进制码看比等值的8421BCD码多3
B.是一种有权码
C.按二进制进行加法时自动解决了进位问题
D.具有逻辑相邻性
15.两个状态等效时，次态满足的条件包括（）
A.次态相同
B.次态交错
C.次态循环
D.次态对等效
16.下列信号中，（）是数字信号。
A.交流电压
B.开关状态
C.交通灯状态
D.无线电载波
17.逻辑代数包括的三种基本运算是（）。
A.与
B.或
C.异或
D.非
18.下列BCD码中有权码有（）。
A.8421BCD
B.余3BCD
C.5211BCD
D.格雷（循环）码
19.描述触发器的逻辑功能的方法有（）
A.状态转换真值表
B.特性方程
C.状态转换图
D.状态转换卡诺图
20.使逻辑函数Y=AB+CD值为1的ABCD取值组合为（）。
A.1110
B.1010
C.0111
D.0010
21.可重复进行编程的可编程器件有（）
D.ISP-PLD
22.组合逻辑电路消除竞争冒险的方法有（）。
A.修改逻辑设计
B.在输出端接入滤波电容
C.后级加缓冲电路
D.屏蔽输入信号的尖峰干扰
23.脉冲异步时序逻辑电路中的存储元件可以采用（）
A.时钟控制RS触发器
C.基本RS触发器
D.JK触发器
24.下列二进制数中是奇数的有（）
A.00101001111110101
B.00010000110111010
C.10111011111101
D.1000000011110101
25.PLD的主要类型有（）
A.只读存储器
B.可编程逻辑阵列PLA
C.可编程阵列逻辑PAL
D.通用阵列逻辑GAL
26.数字系统中，采用（）可以将减法运算转化为加法运算
A.原码
B.补码
C.Gray码
D.反码
27.下列十六进制数中是偶数的有（）。
A.37F
B.2B8
C.34D
D.F3E
28.与模拟电路相比，数字电路主要的优点有
A.容易设计
B.通用性强
C.保密性好
D.抗干扰能力强
29.脉冲异步时序逻辑电路的输入信号可以是（）
A.模拟信号
B.电平信号
C.脉冲信号
D.时钟脉冲信号
30.数字逻辑电路一般分为（）。
A.组合逻辑电路
B.时序逻辑电路
C.同步逻辑电路
D.异步逻辑电路
三、判断题（共30道试题，共30分。
1.ROM在工作时常用来存放中间数据。
A.错误
B.正确
2.在任意时刻，触发器只能处于一种状态。
3.电平异步时序电路除了可能存在竞争外，还可能存在本质险象
4.主从式的JK触发器在工作时对输入信号没有约束条件。
5.寄存器分为数码寄存器和移位寄存器
6.已经X+Y=X+Z，则Y=Z
7.5个触发器最多可以构成16进制计数器
8.计算器的模是指构成计数器的触发器的个数
9.数字系统中，寄存器间只有信息传送微操作。
10.逻辑变量只有0、1两种取值可能
11.同步时序电路具有统一的时钟CP控制
12.由于每个触发器有两种稳态，因此，存储8位二进制数码需要四个触发器
13.多路选择器是一种单路输入，多路输出的组合逻辑电路
14.一个触发器能够记忆“0”和“1”两种状态
15.正数N的反码补码都与原码相同。
16.对边沿JK触发器，在CP为低电平期间，当J=K=1时，状态会翻转一次。
17.8421BCD码1001比0001大
18.ROM和RAM中存入的信息在电源断掉后都不会丢失
19.实际上，信号经过任何逻辑门和导线都回产生时间延迟。
20.触发器和逻辑门一样，输出取决于输入现态
21.逻辑变量的取值，1比0大
22.化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
23.时序电路无记忆功能，组合逻辑电路有记忆功能
24.利用三态门可以实现数据的双向传输。
25.并行加法器采用先行进位（并行进位）的目的是简化电路结构。
26.组合逻辑电路的基本单元电路是门电路和触发器
27.基本的RS触发器具有空翻现象
28.化简逻辑函数，就是把逻辑代数式写成最小项和的形式
29.PLD的基本结构是与门和或门
30.相同逻辑功能的TTL电路和CMOS电路相比，前者的功耗大
[文档可能无法思考全面，请浏览后下载，另外祝您生活愉快，工作顺利，万事如意!
]
升级会员 