ImageVerifierCode 换一换
格式:DOCX , 页数:10 ,大小:275.95KB ,
资源ID:19190682      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/19190682.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(EDA数字秒表设计Word下载.docx)为本站会员(b****5)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

EDA数字秒表设计Word下载.docx

1、一、系统组成框图5二、各模块原理及其程序51、六进制计数器62、十进制计数器 63、蜂鸣器 74、译码器85、控制器9三、系统仿真 101、六进制计数器 102、十进制计数器 103、蜂鸣器 104、译码器 105、控制器 10四、心得体会 11设计过程一系统组成框图二各模块及的原理及其程序(1)六进制计数器 library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity count6 is port (clk,clr,start:in std_logic;daout:out std_logic_v

2、ector(3 downto 0);cout:out std_logic );end count6;architecture behave of count6 is signal temp:std_logic_vector(3 downto 0);beginprocess(clk,clr)if clr=1 then temp=0000;cout0101else temp=temp+1; cout end if; end process;daout=temp; end behave;(2)十进制计数器library ieee;use ieee.std_logic_arith.all;entity

3、 count10 isport(clr,start,clk: cout:out std_logic; daout:buffer std_logic_vector(3 downto 0);end count10;architecture behave of count10 isprocess(clr,start,clk) then daoutelsif ( clk) thenif start=if daout=1001else daout=daout+1;end if;end process;end behave;(3)蜂鸣器entity alarm isport(clk,I: q:out st

4、d_logic);end alarm;architecture ar of alarm issignal n:integer range 0 to 20;signal q0:std_logic;process(clk)begin if clkif i= then q0n=0;elsif n=19 and i=q0=not q0;=n+1;else q0qled0000000 end case; end process;end a;(5)控制器entity seltime isport(clr,clk: in bit; dain0,dain1,dain2,dain3,dain4,dain5: i

5、n std_logic_vector(3 downto 0); sel: out std_logic_vector(2 downto 0); out std_logic_vector(3 downto 0);end seltime;architecture a of seltime isinteger range 0 to 5;if (clr=) then sel000 tempelsif (clk=and clkevent) then if temp=5 then temp=dain0; when 1=001=dain1;when 2=010=dain2;when 3=011=dain3;w

6、hen 4=100=dain4;when 5=101=dain5;end case;三系统仿真(1)六进制(2)十进制四心得体会开始做设计时总是会犯一些错误,只有经过不停的改错不停的编译才能得到正确的程序。在编程时,我充分使用了结构化的思想,这样程序检查起来也比较方便,调试时也给了我很大方便,只要一个模块一个模块的进行调就可以了,充分体现了结构化编程的优势。在设计中要求我要有耐心和毅力,还要细心,稍有不慎,一个小小的错误就会导致结果的不正确,而对错误的检查要求我要有足够的耐心,通过这次设计和设计中遇到的问题,也积累了一定的经验,对以后从事集成电路设计工作会有一定的帮助。在应用VHDL的过程中让我真正领会到了其并行运行与其他软件顺序执行的差别及其在电路设计上的优越性。用VHDL硬件描述语言的形式来进行数字系统的设计方便灵活,利用EDA软件进行编译优化仿真极大地减少了电路设计时间和可能发生的错误,降低了开发成本,这种设计方法在数字系统设计中发挥越来越重要的作用。新疆大学课程论文(设计)、学年论文评分表题 目数字秒表设计作 者古再丽努尔艾则孜专业年级通信12-2班指导教师努尔比亚老师指导教师评语及评分建议指导教师: 年 月 日院(部)或教研室意见 学院或教研室主任:

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1