1、A,B,C,D消除冒险竞争的方法（）。发现并消去互补相乘项增加乘积项避免互相项相加输出端并联电容器输入端并联电容器A,B,C卡诺图化简步骤是（ ）。将逻辑函数写成最小项表达式按最小项表达式填写卡诺图合并最小项将包围圈对于的乘积项相加逻辑函数的表示方法中具有唯一性的是（ ）。真值表表达式逻辑图卡诺图A,D逻辑函数的化简方法有（）。并项法吸收法消去法配项法逻辑函数的化简方法有（ ）。计数器按触发器动作分类，可分为（）。加法计数器减法计数器同步计数器异步计数器TTL逻辑电路包括（）。非门与非门或非门与或非门卡诺图化简的步骤是（ ）。将包围圈对应的乘积项相加卡诺图化简画包围圈时应遵循的原则是（ ）。包
2、围圈内的方格数必定是2的n次方个，n等于1、2、3、.相邻方格包括上下相邻、左右相邻和四角相邻同一个方格可以被不同的包围圈重复包围，但新增包围圈中一定要有新的方格，否则该包围圈为多余包围圈内的方格数要尽可能多，包围圈的数目尽可能少组合逻辑电路消除竞争冒险的方法有（）。修改逻辑设计在输出端接入缓冲电路后级加缓冲电路屏蔽输入信号的尖峰干扰A要使TTL与非门工作在转折区，可使输入端对地外接电阻RI（）。>RONlt;ROFFROFF&RI&C二、十进制码就是用（）位二进制数来表示（ ）位十进制数中的09这十个数码，简称BCD码。4、24、12、12、2B常用BCD码有（ ）。奇偶校验码
3、格雷码8421码汉明码用555定时器组成施密特触发器，当输入控制端CO外接10V电压时，回差电压为（ ）。3.33V5V6.66V10V下列逻辑电路中为时序逻辑电路的是（）。变量译码器加法器数码寄存器数据选择器Verilog语言大概提供了约（ ）个运算符。20304050设周期性数字波形的高电平持续6ms，低电平持续10ms，占空比为（ ）。60%47.5%37.5%30%利用逻辑代数的基本公式，可把任一个逻辑函数化成若干个最小项之和的形式称为（）。最小项表达式综合表达式通用表达式逻辑表达式（ ）是一种对脉冲电平敏感的存储单元电路。寄存器锁存器触发器定时器竞争现象肯定会产生干扰脉冲。错误正确数字系统设计分为自下而上和自上而下的设计方法。多谐振荡器的两个暂稳态转换过程是通过电容C充放电来完成的。4008为四位二进制超前进位全加器。任意一个逻辑函数经过变化，都能表示成唯一的最小项表达式。八进制数（18）8比十进制数（18）10小。数字信号就是一系列时间离散、数值也离散的信号。0FEH是我们数制中的十六进制。异或函数和同或函数在逻辑上互为反函数。电路的噪声容限越大，抗干扰能力愈强。
升级会员 