1、00/0其状态表如下表:次态/输出X1X0=00X1X0=01X1X0=10X1X0=110/01/11/016.1.8已知状态表如表题6.1.8所示,若电路的初 始状态为QiQo=00,输入信号A的波形如图题6.1.8所示,输出信号为Z,试画出QiQo的波形 (设触发器对下降沿敏感)。QgnQmn* / ZA=0A=10001/111/10110/01011/01100/1根据已知的状态表及输入信号 A=011001,该电路将从初始状态 QiQo=00开始,按照下图 所示的顺序改变状态:QiQo的波形图如下:CPI I i ill| H I I 1 Ih I i i I Il I I I I
2、 I| 1 Q0 : I I* I I I I Ili li k I fl I I I I 1 Ii I II I IQ1 : : !1 | V I I I I6.2.1试分析图题6.2.1(a)所示时序电路,画出 其状态表和状态图。设电路的初始状态为 0,试画出在图题6.2.1 (b)所示波形的作用下,Q和 Z的波形图。由电路图可写出该电路的状态方程和输出方程分别为:Qn “ = A 二 QnZ 二 AQ状态表如下所示:QnQ冷/ Z0/1状态图如下所示:Q和Z的波形如下所示:Q6.2.4分析图题6.2.4所示电路,写出它的激励方 程组、状态方程组和输出方程,画出状态表和状 态图。AZ电路的
3、激励方程组为:Jo = QiK厂 AQiJi 二 Qo0 =1状态方程组为:nQn 1 9Qiq;十=Q;Q; + aQ; =Q;( Q; + a)输出方程为:Z = AQiQo根据状态方程组和输出方程可列出状态表如下:QgqFqF / Z01/0A/Z状态图如下:6.3.2某同步时序电路的状态图如图题 6.3.2所示,试写出用D触发器设计时的最简激励方程 组。由状态图可知,要实现该时序电路需要用 3个D触发器。(1)根据状态图列出状态转换真值表如下:Q严(D2)Q严(D1)Q0钉(D0)0 0 10 1 00 1 11 0 01 0 11 1 0(2)画出各激励信号的卡诺图,在状态转换真 值
4、表中未包含的状态为不可能出现的, 可作无关 项处理。(3)由卡诺图得到各激励信号的最简方程如下:D2 = QoD1 = Q2Do g6.3.5试用下降沿触发的JK触发器和最少的门电 路实现图6.3.5所示的Zi和Z2输出波形。Zi从Zi和Z2输出波形可以看出,对于每一个 Zi或Z2周期,均可等分为4段时间间隔相等的 状态,即 Z2 Zi=00、Z2 Zi=01、Z2 Zi=11 和 Z2Zi=01,因此要设计的时序电路可以有 4个状态, 分别用00、01、10、11来表示。用2个下降沿 触发的JK触发器来实现。(1)列出状态转换真值表,并根据 JK触发器 的激励表推出相应的激励信号如下表所示:
5、q池nq? grZ2 ZiJi KiJ0K00 00 10 x1 x1 0x 11 1x 0(2)由状态转换真值表化简得到最简的激励方 程组:输出方程组:乙二 Qi Qo 乙 Qi Qo (3)根据激励方程组和输出方程组画出逻辑电 路图:6.4.1 一时序电路如图6.4.1所示,试画出在 CP 作用下Qo、Qi、Q2和Z的波形,设各触发器的 初态为0。(i)列出各逻辑方程组1时钟方程组:CPo =CR =CP q2CPQi根据时钟方程组,当Q=0时,对于每个CP上 升沿,cp=cpi=1;当Q=1时,对于每个CP下降 沿,cpo=cpi=1 ; 当 Q出现下降沿时,cp2=1。2激励方程组:K
6、2=1K1=1Ko=1j2=Q2Ji=QoJo=Qi3输出方程:Z=Q14状态方程组:n 1 n n nQ2 = (J2Q2 K2Q2 皿=Q2CRn n= (J1Q1 +K1Q; )cp =Q1Q;cp1 n n nQ0 二(JqQq KoQO)cpb=Q1QoCp)(2)根据上述方程组,画出波形图如下:cpJLrLTLrLrLTLI I I i v Qon 1 i I mlI 戟 电 * h 1 1 t 1 e 1 * t Q1_rLLnh ft I 1 9 tQo :2 r ti i1 iI 4I I 1II*这里需要特别注意的是,因为 C P= C1P C1P 2 Q O,即当P Q2
7、=0 时,在 CP 的 上升沿CPo和CP1有效;即当Q2=1时,在CP的 下降沿CPo和CP1有效;而cp2=Q1,即在Q1由1 变到0时,CP2有效。6.5.2用2片74HC194构成8位双向移位寄存器DSRCR659试用上升沿触发的D触发器和门电路设计 一个同步三进制减计数器。三进制计数器需要2个触发器。(1)列出状态表和激励表如下:计数脉冲的顺序Qi Qo次态n 申激励信号DiDooi2XX X(2)由状态表和激励表得到激励方程组如下:Di =Q: +Q;Do =Q;(3)画出逻辑图如下: 检查自启动能力:将电路的无效状态01代入 状态方程组,其次态为11,是电路的有效状态, 因此,电
8、路能够自启动。6.5.11试分析图题6.5.11所示电路,画出其状态 图,说明是几进制计数器。该电路是由74HCT161用“反馈清零法”构成的计数器。设电路的初态为 0000,在第十个脉冲作用后,Q3Q2Q1Q0=1010,这时Q3、Q1信号经与非门使74HCT161的异步清零端由1变为0,使整个计数器的状态回到 0000,完成一个计 数周期。此后,CR恢复为1,计数器又回到正 常的计数状态。其中1010状态仅在极短的时间 内出现,电路的基本状态只有十个 00001001状 态,状态图如下:该电路为十进制计数器6.5.15试用74HCT161设计一个计数器,其计 数状态为自然二进制数10011111要设计的计数器计数状态为自然二进制数 10011111即在计数过程中要跳过 00001000九个状态而保留10011111七个状态。可用“反 馈置数法”实现:令 74HCT161 的 D3D2DiDo=1001,并将进位信号TC经反相后接 到并行置数使能端 PE上。当Q3Q2Q1Q0HIII 时,TC=1使PE=0有效,这样,在下一个计数 脉冲到达时,将 1001置入计数器,从而实现 10011111七个计数状态。逻辑电路图如下:1 110 0 1,A 丨 i incTCR Do D1 D2 D3 CET TCCEP 74HCT161、cp PECP Qo Q1 Q2 Q3
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1