电子技术基础数字部分第五版康光华主编第6章习题答案Word格式.docx
《电子技术基础数字部分第五版康光华主编第6章习题答案Word格式.docx》由会员分享，可在线阅读，更多相关《电子技术基础数字部分第五版康光华主编第6章习题答案Word格式.docx（14页珍藏版）》请在冰豆网上搜索。
00/0
其状态表如下表:
次态/输出
X1X0=00
X1X0=01
X1X0=10
X1X0=11
0/0
1/1
1/0
1
6.1.8已知状态表如表题6.1.8所示，若电路的初始状态为QiQo=00,输入信号A的波形如图题
6.1.8所示，输出信号为Z,试画出QiQo的波形（设触发器对下降沿敏感）。
Qgn
Qmn
*/Z
A=0
A=1
00
01/1
11/1
01
10/0
10
11/0
11
00/1
根据已知的状态表及输入信号A=011001，
该电路将从初始状态QiQo=00开始，按照下图所示的顺序改变状态：
QiQo的波形图如下：
CP
IIiill
|>
HII1I
hIiiII
l>
IIIII
|1
Q0:
I
I*IIIII
lilikIflI
III>
1I
iII
III
Q1：
:
!
1||VI
III
6.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试
画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
由电路图可写出该电路的状态方程和输出方
程分别为：
Qn“=A二Qn
Z二AQ
状态表如下所示:
Qn
Q冷/Z
0/1
状态图如下所示:
Q和Z的波形如下所示:
Q」
6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A
Z
电路的激励方程组为:
Jo=Qi
K厂AQi
Ji二Qo
0=1
状态方程组为：
n
Qn19Qi
q；
十=Q；
Q；
+aQ；
©
=Q；
（Q；
+a）
输出方程为：
Z=AQiQo
根据状态方程组和输出方程可列出状态表如下:
Qg
qFqF/Z
01/0
A/Z
状态图如下:
6.3.2某同步时序电路的状态图如图题6.3.2所
示，试写出用D触发器设计时的最简激励方程组。
由状态图可知，要实现该时序电路需要用3
个D触发器。
（1）根据状态图列出状态转换真值表如下:
Q严（D2）
Q严（D1）
Q0钉（D0）
001
010
011
100
101
110
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下:
D2=Qo
D1=Q2
Dog
6.3.5试用下降沿触发的JK触发器和最少的门电路实现图6.3.5所示的Zi和Z2输出波形。
Zi
从Zi和Z2输出波形可以看出，对于每一个Zi或Z2周期，均可等分为4段时间间隔相等的状态，即Z2Zi=00、Z2Zi=01、Z2Zi=11和Z2
Zi=01，因此要设计的时序电路可以有4个状态,分别用00、01、10、11来表示。
用2个下降沿触发的JK触发器来实现。
（1）列出状态转换真值表，并根据JK触发器的激励表推出相应的激励信号如下表所示：
q池n
q?
gr
Z2Zi
JiKi
J0K0
00
01
0x
1x
10
x1
11
x0
（2）由状态转换真值表化简得到最简的激励方程组：
输出方程组:
乙二QiQo乙^QiQo
（3）根据激励方程组和输出方程组画出逻辑电路图：
6.4.1一时序电路如图6.4.1所示，试画出在CP作用下Qo、Qi、Q2和Z的波形，设各触发器的初态为0。
（i）列出各逻辑方程组
1时钟方程组：
CPo=CR=CP㊉q2
CP^Qi
根据时钟方程组，当Q=0时，对于每个CP上升沿，cp°
=cpi=1;
当Q=1时，对于每个CP下降沿，cpo=cpi=1；
当Q出现下降沿时，cp2=1。
2激励方程组：
K2=1
K1=1
Ko=1
j2=Q2
Ji=Qo
Jo=Qi
3输出方程：
Z=Q1
4状态方程组:
n1nnn
Q2=（J2Q2K2Q2皿=Q2CR
n‘‘n
=（J1Q1+K1Q；
）cp=Q1Q；
cp
1—n——n—n
Q0'
二（JqQqKoQO）cpb=Q1QoCp）
（2）根据上述方程组，画出波形图如下:
cpJLrLTLrLrLTL
I■IIiv«
Qo
n•1iIml
I戟电*・・«
h•11t•
1e1*t»
Q1±
_rLLn
hftI19■
t
Qo:
:
2rt
ii
1i
I•4
II1
II*
这里需要特别注意的是，因为CP=C1PC1P2"
^QO，即当PQ2=0时，在CP的上升沿CPo和CP1有效；
即当Q2=1时，在CP的下降沿CPo和CP1有效；
而cp2=Q1，即在Q1由1变到0时，CP2有效。
6.5.2用2片74HC194构成8位双向移位寄存器
DSR
CR
6・5・9试用上升沿触发的D触发器和门电路设计一个同步三进制减计数器。
三进制计数器需要2个触发器。
（1）列出状态表和激励表如下:
计数脉冲
的顺序
QiQo
次态
n申
激励信号
Di
Do
o
i
2
X
XX
（2）由状态表和激励表得到激励方程组如下：
Di=Q：
+Q；
Do=Q；
（3）画出逻辑图如下：
⑷检查自启动能力：
将电路的无效状态01代入状态方程组，其次态为11,是电路的有效状态，因此，电路能够自启动。
6.5.11试分析图题6.5.11所示电路，画出其状态图，说明是几进制计数器。
该电路是由74HCT161用“反馈清零法”构
成的计数器。
设电路的初态为0000,在第十个
脉冲作用后，Q3Q2Q1Q0=1010,这时Q3、Q1信
号经与非门使74HCT161的异步清零端由1变为
0,使整个计数器的状态回到0000,完成一个计数周期。
此后，CR恢复为1,计数器又回到正常的计数状态。
其中1010状态仅在极短的时间内出现，电路的基本状态只有十个0000~1001状态，状态图如下：
该电路为十进制计数器
6.5.15试用74HCT161设计一个计数器，其计数状态为自然二进制数1001~1111
要设计的计数器计数状态为自然二进制数1001~1111即在计数过程中要跳过0000~1000
九个状态而保留1001~1111七个状态。
可用“反馈置数法”实现：
令74HCT161的D3D2DiDo=1001，并将进位信号TC经反相后接到并行置数使能端PE上。
当Q3Q2Q1Q0HIII时，TC=1使PE=0有效，这样，在下一个计数脉冲到达时，将1001置入计数器，从而实现1001~1111七个计数状态。
逻辑电路图如下：
1■
11001
A丨ii
ncTCRDoD1D2D3CETTC
CEP74HCT161
、cpPE
CPQoQ1Q2Q3
升级会员 