EDA实验报告文档格式.docx

1、下发任务书日期 2010 年 11月 6 日 目录1. 中文摘要2. 外文摘要3. 引言4. 基本试验项目. 3线-8线译码器B. 十进制加法计数器 C.六十（12,24）进制计数器D.动态扫描信号产生电路5. 多功能数字钟的设计6. 结论7. 参考文献 EDA与数字系统课程设计报告书 学生姓名:班级:指导教师:指导单位:中文摘要EDA技术是设计数字系统的主要方法，是以数字逻辑电路的理论为基础，综合计算机辅助设计（CAD）、Verilog HDL硬件描述语言和可编程逻辑器件等应用知识，在计算机上实现数字逻辑电路的设计输入、设计仿真和综合，把设计结果下载到实验板上的PLD器件中，在实验板上实现设

2、计验证。 运用数字电路及EDA方面的知识，设计数字时钟。所构建的数字时钟系统，具有定时功能，能进行时、分秒的24h制的计时，能非常方便地对时、分和秒进行手动调节，以校准时间，每逢整点，产生报时音报。外文摘要（Abstract） EDA technology is the main method of digital system design is based on the theory of digital logic circuits based on the integrated computer-aided design （CAD）, Verilog HDL hardware desc

3、ription language and programmable logic devices such as application of knowledge in the computer realization of digital logic circuits design entry, design simulation and synthesis, the experimental design results downloaded to the board of the PLD device, realized in the experimental board design v

4、erification.The use of digital circuits and EDA knowledge, design digital clock. The constructed digital clock system, with timer function, can be hours, minutes, seconds, 24h time system, can be very easy on the hours, minutes and seconds for manual adjustment to calibrate the time, during the whol

5、e point, resulting chime tone reported.关键字:EDA 数字钟朗读显示对应的拉丁字符的拼音字典 - 查看字典详细内容引言 EDA与数字系统课程设计（注：EDA即电子设计自动化，Electronics Design Automation）是继模拟电子技术基础、数字电子技术基础、电子技术基础实验课程后，电气类、自控类和电子类等专业学生在电子技术实验技能方面综合性质的实验训练课程，是电子技术基础的重要组成部分，其目的和任务是通过一周的时间，让学生掌握EDA的基本方法，熟悉一种EDA软件（MAXPLUS2），并能利用EDA软件设计一个电子技术综合问题，并在实验板上

6、成功下载，为以后进行工程实际问题的研究打下设计基础。这次课程设计题目主要是设计一个多功能数字钟。可以实现计时，时间调整，整点报时，闹铃等功能。实验基本要求1、通过课程设计使学生能熟练掌握一种EDA软件（MAXPLUS2）的使用方法，能熟练进行设计输入、编译、管脚分配、下载等过程。2、 通过课程设计使学生能利用EDA软件（MAXPLUS2）进行至少一个电子技术综合问题的设计（内容可由老师指定或自由选择），设计输入可采用图形输入法或Verilog HDL硬件描述语言输入法。3、 通过课程设计使学生初步具有分析、寻找和排除电子电路中常见故障的能力。4、 通过课程设计使学生能独立写出严谨的、有理论根据

7、的、实事求是的、文理通顺的字迹端正的课程设计报告。基本实验项目A.3线-8线译码器步骤1:进入Windows操作系统，打开MAX+plus2；2;启动FileProject Name菜单，输入设计文件的名称（原理图文件的扩展名为.gdf）3.点击AssignDevice菜单，选择器件（例如EPF10K10LC84-4），OK4.启动FileNew菜单，选择Graphic Editor file,OK，打开原理图编辑器5. 原理图设计输入（1）元器件放置 在空白处双击鼠标左键，弹出器件选择界面，即可开始选择放置（2）在器件之间添加连线 把鼠标移到元器件引脚附近，则鼠标的光标自动由箭头变为十字，按

8、住鼠标左键拖动，即可画出连线6. 给输入输出引脚命名7. 保存原理图。对如第一次输入的新原理图，出现类似文件管理的对话框，将文件存入用户库、文件名为.gdf8. 编译 启动Max+plus2Compiler菜单，按Start开始编译。编译成功，自动生成.sof和.pof文件。否则会显示出错提示9. 时序模拟仿真（1） 建立波形输入文件 （2） 编辑输入节点波形（3） 时序模拟仿真10.管脚分配 启动Max+plus2Floorplan Editor即可进行管脚分配。可以自动也可以手动，实验中采取手动分配（注意：在管脚分配之前原理图要置顶）11.管脚分配结束后还要进行一次编译12.下载 （1）用

9、专用连接线将计算机并行口与下载箱连接，打开实验箱电源（2）启动Max+plus2programmer菜单，再点击Configure即可进行下载13. 设计文件下载到PLD芯片后，根据步骤10管脚分配的结果，改变数据开关的电平，验证试验结果用图形输入法的3线-8线译码器的原理图如下：用Verilog HDL设计3线-8线译码器的步骤和用图像法基本相似，其保存的是.v文件，.v文件描述的功能模块可以生成一个符号，放在用户库中，供其他原理图输入文件调用在硬件描述语言输入界面下，键入3线-8线译码器Verilog HDL代码如下：module decoder（out,in）;output7:0 out

10、;input2:0 in;reg7:always（in）begincase（in）3d0:out=8b00000001;d1:b00000010;d2:b00000100;d3:b00001000;d4:b00010000;d5:b00100000;d6:b01000000;d7:b10000000;endcaseendendmoduleB.十进制加法计数器Verilog HDL代码如下：module jsq10（q,clk,reset）;output3:0q;reg 3:input clk,reset;always （posedge clk or negedge reset）if（reset

11、）q=0;else beginif（q3:0=4b1001）qelseq=q+1;用图形输入法的十进制加法计数器的原理图如下（方法同3线-8线译码器相同）：C.六十进制计数器Verilog HDL代码如下：module jsq60（qh,ql,clk,reset）;0qh;0ql;0 qh;0 ql;if（reset）qh,qlif（qh,ql=8h59）qh,qlif（ql=9）begin qlqh=qh+1;ql=ql+1;用图形输入法的六十进制加法计数器的原理图如下（方法同3线-8线译码器相同）：十二进制Verilog HDL代码如下：module jsq12（qh,ql,clk,reset）;=1;h12）qh,ql二十四进制加法计数器Verilog HDL代码如下：module jsq24（qh,ql,clk,reset）;h23）qh,ql原理图如下：Led模块的Verilog HDL代码如下：module led（a,b,c,d,e,f,g,D）;output a,b,c,d,e,f,g;input3:0 D;reg a,b,c,d,e,f,g;always（D）case（D）4a,b,c,d,e,f,g=7b1111110;b0110000;a,b,c,d,e,f,