广东海洋大学微机原理与接口复习提纲Word文档下载推荐.docx

1、A.字符间无间隔 B.双方通信同步C.发生错误的概率少 D.附加的辅助信息总量少7.采用高速缓存Cache的目的是（B ）A.提高总线速度 B.提高主存速度C.使CPU全速运行 D.扩大寻址空间8.在中断方式下，外设数据输入到内存的路径是（D ）A.外设数据总线内存 B.外设数据总线CPU内存C.外设CPUDMAC内存 D.外设IO接口CPU内存9.CPU响应中断请求和响应DMA请求的本质区别是（B ）A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线，而响应DMA请求时，CPU要让出总线C.速度慢D.控制简单10.堆栈的工作方式是（D ）A.先进先出 B.随机读写C.只能读出，不能写入

2、 D.后进先出11.指令MOV AX，3070H中源操作数的寻址方式为（ D）A.寄存器寻址 B.直接寻址C.立即寻址 D.间接寻址12.Reset信号到来后，8086 CPU的启动地址为（C ）A.00000H B.FFFFFHC.FFFF0H D.0FFFFH13.用3片8259A级联，最多可管理的中断数是（ B）A.24级 B.22级C.23级 D.21级14在8086 CPU内部，总线接口单元和执行单元两者的工作方式为（B）。 A、串行且同步 B、并行但不同步 C、并行且同步 D、串行但不同步188253的计数器的最大计数初值是（ D ）A.65536 B.FFFFH C.FFF0H

3、D.0000H19擦除EPROM中的信息可用的方式是（ C ）。 A、加12.5V电压 B、加5V电压 C、紫外线照射 D、红外线照射20某微机字长16位，其存储器容量为64KB，如果按字节编址，其寻址范围是（ D ）A.016K字 B.032K字C.016KB D.064KB字21在DMA方式下，将内存数据传送到外设的路径是（ D ）A.CPUDMAC外设 B.内存数据总线外设C.内存CPU总线外设 D.内存DMAC数据总线外设22要使8253输出1个时钟周期（1CLK）宽度的负脉冲，可选择哪几种工作方式（ D ）A.方式2，4，0 B.方式0，4，5C.方式2，4，5 D.方式1，4，52

4、3通常，中断服务程序中的一条CLI指令目的是（ B ）A.禁止低一级中断产生 B.禁止所有可屏蔽中断C.禁止同级中断产生 D.禁止高一级中断产生248086/8088CPU为了保证在有多个中断源的中断系统中，确定一个中断源并转入相应的中断服务程序，采用的方法是（ C ）。 A.中断向量 B.向量中断 C.优先排队 D.并行工作 25若8086 CPU主频为5MHz，则其基本总线周期为（ A ）A.200ns B.500ns C.125ns D.250ns 268255A的方式选择控制字为80H，其含义是（D ）A. A、B、C口全为输入 B. A口为输出，其他为输入C. A、B为方式0 D.

5、A、B、C口均为方式0，输出27. 对可编程接口芯片进行读/写操作的必要条件是（C ）A.RD=0 B.WR=0 C.RD=0或WR=0 D.CS=028.要管理64级可屏蔽中断，需要级联的8259A芯片数为（ D ）A. 4片 B.8片C.10片 D.9片29CPU响应两个硬中段INTR和NMI时，相同的必要条件是（ B ）A：允许中断 B：当前指令执行结束C：总线空闲 D：当前访存操作结束30已知SRAM2114芯片容量为1K4位，若要组成16KB的系统存储器，则共需芯片数和组成的芯片组数为（ A ）。（1）32和16； （2）16和32； （3）32和3； （4）16和1631已知SRA

6、M2114芯片容量为16K1位，若需组成64KB的系统存储器，则组成的芯片组数和每个芯片组的芯片数为（ D ）。 （1）2和8； （2）1和16； （3）4和16； （4）4和832若8086/8088系统采用单片8259A，其中断类型号为46H时，试问其中断矢量指针是（B）。：338088CPU内部的数据总线有（ B ）条。 （1）8条； （2）16条； （3）20条； （4）32条34 若（AL）=0FH，（BL）=04H，则执行CMP AL，BL后，AL和BL的内容为（ A ）。 （1）OFH和04H；（2）0B和04H；（3）0F和0BH；（4）04和0FH35在并行可编程电路8255

7、中，8位的I/O端口共有（ C ）。 （1）1个 ；（2）2个； （3）3个； （4）4个36可编程计数/定时器电路8253的工作方式共有（ D ）。（1）3种； （2）4种； （3）5种； （4）6种 37在PC/XT中，NMI中断的中断矢量在中断矢量中的位置。（ C ）是由程序指定的 B：是由自动分配的C：固定在开始的个字节中D：固定在中断矢量表的表首二、填空题1. 用2K8的SRAM芯片组成32K16的存储器，共需SRAM芯片_32_片，产生片选信号的地址需要_4_位2. 在8086中，一条指令的物理地址是由_基地址左移四位与偏移地址_相加得到的。3.8086 CPU只在_和内存或I/O

8、接口之间传输数据，以及填充指令队列_时，才执行总线周期。4.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_，他的响应不受_IF_的影响。5.中断类型码为15H的中断，其服务程序的入口地址一定存放在_54H、55H、56H、57H_四个连续的单元中，若这四个单元的的内容为：66H、50H、88H、30H，则其服务程序的入口地址为_3088：5066H_。6.在8086系统中，最小模式下CPU通过_HOLD_引脚接收DMA控制器的总线请求，而从_HLDA_引脚上向DMA控制器发总线请求允许。7.设微机的地址总线为16位，其RAM存储器容量为32KB，首地址为4000H，且地址是连续的，则可用的最

9、高地址是_BFFFH_。8. CPU响应两个硬中段INTR和NMI时，相同的必要条件是（ B ）。A、允许中断 B、当前指令执行结束C、总线空闲 D、当前访存结束9.设8253的计数器1的输入时钟频率为1MHz，以BCD码计数，要求该通道每隔5ms输出一个正跳变信号，则其方式控制字应为_71H _。10.若要可编程并行芯片8255A三个端口均作为输入口，则其方式选择控制字应为_9BH_。11. 类型码为_16H_的中断所对应的中断向量存放在0000H：0058H开始的4个连续单元中，若这4个单元的内容分别为_80H、70H、60H、50H_，则相应的中断服务程序入口地址为5060H：7080H

10、。12. 如果8086 CPU对IO端口进行读操作，则至少应使_RD非、M/IO非、BHE非_三个控制信号有效。13. SRAM靠_双稳态触发器_存储信息，DRAM靠_电容器_存储信息，为保证DRAM中内容不丢失，需要进行_周期性刷新_操作。14. CPU在指令的最后一个时钟周期检测INTR引脚，若测得INTR为_高电平_且IF为_1_，则CPU在结束当前指令后响应中断请求。15. 时钟周期是CPU的时间基准，它由计算机的_主频_决定，若8086的时钟周期为250ns，则基本总线周期为_1us_。16. 系统堆栈是按_后进先出_的原则工作的，堆栈指示器总是指向_当前栈顶的偏移地址_。17. 从

11、CPU的NMI引脚产生的中断叫做_非屏蔽中断_，他的响应不受_IF_的影响。18. 8255A工作于方式1输入时，通过_INTR_信号表示端口已准备好向CPU输入数据。 。19. 设主片8259A的IR2上接有一从片，IR5上引入了一个中断申请。那么初始化时，主、从片的ICW3分别是_03H、05H_。20. 8086管理着_1M_的内存空间和_64K_的I/O端口空间。21 I/O端口的地址采用_独立_编码方式，访问端口时使用专门的I/O指令，有2种寻址方式，其具体形式是_统一编址、I/O单独编址_。22. 在存储器系统中实现片选的方法有_线选_、_部分译码_、和_全译码_三种。23 共阴数

12、码管显示3的显示代码是_4F_。24.8086CPU从内部功能上可分为_EU_和_BIU_两个独立的功能部件。25. 8086CPU通过数据总线对_存储器或I/O端口_进行一次访问所需的时间为一个总线周期，一个总线周期至少包括_4_时钟周期。26. 在8086CPU系统中，设某中断源的中断类型码为08H,中断矢量为0100H:1000H,则相应的中断矢量存储地址为_20H_;从该地址开始,连续的4个存储单元存放的内容依次为. _00H、10H、00H、01H_27. 8086CPU的内存寻址空间最大为_1M_字节,I/O接口寻址能力为_256_个8位端口.28.接口的功能：_转换信息格式_、_实现电平转换_、_具备时序控制_、_提供联系信息_、_协调定时差异_、_进行译码选址_、_29. CPU