广东海洋大学微机原理与接口复习提纲Word文档下载推荐.docx
《广东海洋大学微机原理与接口复习提纲Word文档下载推荐.docx》由会员分享,可在线阅读,更多相关《广东海洋大学微机原理与接口复习提纲Word文档下载推荐.docx(10页珍藏版)》请在冰豆网上搜索。
![广东海洋大学微机原理与接口复习提纲Word文档下载推荐.docx](https://file1.bdocx.com/fileroot1/2022-11/20/906aa3c4-077f-428e-9287-e7c4050c78da/906aa3c4-077f-428e-9287-e7c4050c78da1.gif)
A.字符间无间隔B.双方通信同步C.发生错误的概率少D.附加的辅助信息总量少
7.采用高速缓存Cache的目的是(B)
A.提高总线速度B.提高主存速度C.使CPU全速运行D.扩大寻址空间
8.在中断方式下,外设数据输入到内存的路径是(D)
A.外设→数据总线→内存B.外设→数据总线→CPU→内存C.外设→CPU→DMAC→内存D.外设→I∕O接口→CPU→内存
9.CPU响应中断请求和响应DMA请求的本质区别是(B)
A.中断响应靠软件实现B.响应中断时CPU仍然仍控制总线,而响应DMA请求时,CPU要让出总线C.速度慢D.控制简单
10.堆栈的工作方式是(D)
A.先进先出B.随机读写C.只能读出,不能写入D.后进先出
11.指令MOVAX,[3070H]中源操作数的寻址方式为(D)
A.寄存器寻址B.直接寻址C.立即寻址D.间接寻址
12.Reset信号到来后,8086CPU的启动地址为(C)
A.00000HB.FFFFFHC.FFFF0HD.0FFFFH
13.用3片8259A级联,最多可管理的中断数是(B)
A.24级B.22级C.23级D.21级
14.在8086CPU内部,总线接口单元和执行单元两者的工作方式为(B)。
A、串行且同步B、并行但不同步C、并行且同步D、串行但不同步
18.8253的计数器的最大计数初值是(D)
A.65536B.FFFFHC.FFF0HD.0000H
19.擦除EPROM中的信息可用的方式是(C)。
A、加12.5V电压
B、加5V电压
C、紫外线照射
D、红外线照射
20.某微机字长16位,其存储器容量为64KB,如果按字节编址,其寻址范围是(D)
A.0~16K字B.0~32K字 C.0~16KBD.0~64KB字
21.在DMA方式下,将内存数据传送到外设的路径是(D)
A.CPU→DMAC→外设B.内存→数据总线→外设
C.内存→CPU→总线→外设D.内存→DMAC→数据总线→外设
22.要使8253输出1个时钟周期(1CLK)宽度的负脉冲,可选择哪几种工作方式(D)
A.方式2,4,0B.方式0,4,5 C.方式2,4,5D.方式1,4,5
23.通常,中断服务程序中的一条CLI指令目的是(B)
A.禁止低一级中断产生B.禁止所有可屏蔽中断 C.禁止同级中断产生D.禁止高一级中断产生
24.8086/8088CPU为了保证在有多个中断源的中断系统中,确定一个中断源并转入相应的中断服务程序,采用的方法是(C)。
A.中断向量
B.向量中断
C.优先排队
D.并行工作
25.若8086CPU主频为5MHz,则其基本总线周期为(A)
A.200nsB.500nsC.125nsD.250ns
26.8255A的方式选择控制字为80H,其含义是(D)
A.A、B、C口全为输入B.A口为输出,其他为输入
C.A、B为方式0D.A、B、C口均为方式0,输出
27.对可编程接口芯片进行读/写操作的必要条件是(C)
A.RD=0B.WR=0C.RD=0或WR=0D.CS=0
28.要管理64级可屏蔽中断,需要级联的8259A芯片数为(D)
A.4片B.8片 C.10片D.9片
29.CPU响应两个硬中段INTR和NMI时,相同的必要条件是(B)
A:
允许中断B:
当前指令执行结束C:
总线空闲D:
当前访存操作结束
30.已知SRAM2114芯片容量为1K×
4位,若要组成16KB的系统存储器,则共需芯片数和组成的芯片组数为(A)。
(1)32和16;
(2)16和32;
(3)32和3;
(4)16和16
31.已知SRAM2114芯片容量为16K×
1位,若需组成64KB的系统存储器,则组成的芯片组数和每个芯片组的芯片数为(D)。
(1)2和8;
(2)1和16;
(3)4和16;
(4)4和8
32.若8086/8088系统采用单片8259A,其中断类型号为46H时,试问其中断矢量指针是( B )。
A:
184H B:
178H C:
118H D:
280H
33.8088CPU内部的数据总线有(B)条。
(1)8条;
(2)16条;
(3)20条;
(4)32条
34.若(AL)=0FH,(BL)=04H,则执行CMPAL,BL后,AL和BL的内容为(A)。
(1)OFH和04H;
(2)0B和04H;
(3)0F和0BH;
(4)04和0FH
35.在并行可编程电路8255中,8位的I/O端口共有(C)。
(1)1个;
(2)2个;
(3)3个;
(4)4个
36.可编程计数/定时器电路8253的工作方式共有(D)。
(1)3种;
(2)4种;
(3)5种;
(4)6种
37.在PC/XT中,NMI中断的中断矢量在中断矢量中的位置。
(C)
是由程序指定的 B:
是由DOS自动分配的
C:
固定在0008H开始的4个字节中 D:
固定在中断矢量表的表首
二、填空题
1.用2K×
8的SRAM芯片组成32K×
16的存储器,共需SRAM芯片____32______片,产生片选信号的地址需要____4______位
2.在8086中,一条指令的物理地址是由_基地址左移四位与偏移地址______________相加得到的。
3.8086CPU只在_和内存或I/O接口之间传输数据,以及填充指令队列_____________________________时,才执行总线周期。
4.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_______,他的响应不受__IF____的影响。
5.中断类型码为15H的中断,其服务程序的入口地址一定存放在_54H、55H、56H、57H___________________四个连续的单元中,若这四个单元的的内容为:
66H、50H、88H、30H,则其服务程序的入口地址为_3088:
5066H___________________。
6.在8086系统中,最小模式下CPU通过_HOLD_________引脚接收DMA控制器的总线请求,而从__HLDA________引脚上向DMA控制器发总线请求允许。
7.设微机的地址总线为16位,其RAM存储器容量为32KB,首地址为4000H,且地址是连续的,则可用的最高地址是___BFFFH_________________。
8.CPU响应两个硬中段INTR和NMI时,相同的必要条件是(B)。
A、允许中断B、当前指令执行结束C、总线空闲D、当前访存结束
9.设8253的计数器1的输入时钟频率为1MHz,以BCD码计数,要求该通道每隔5ms输出一个正跳变信号,则其方式控制字应为_________71H___________。
10.若要可编程并行芯片8255A三个端口均作为输入口,则其方式选择控制字应为____________9BH________。
11.类型码为_____16H________的中断所对应的中断向量存放在0000H:
0058H开始的4个连续单元中,若这4个单元的内容分别为_80H、70H、60H、50H________________,则相应的中断服务程序入口地址为5060H:
7080H。
12.如果8086CPU对I∕O端口进行读操作,则至少应使_RD非、M/IO非、BHE非__________________________三个控制信号有效。
13.SRAM靠_双稳态触发器____________存储信息,DRAM靠___电容器__________存储信息,为保证DRAM中内容不丢失,需要进行_周期性刷新________________操作。
14.CPU在指令的最后一个时钟周期检测INTR引脚,若测得INTR为_高电平_______且IF为___1______,则CPU在结束当前指令后响应中断请求。
15.时钟周期是CPU的时间基准,它由计算机的__主频______________决定,若8086的时钟周期为250ns,则基本总线周期为__1us______________。
16.系统堆栈是按__后进先出____________的原则工作的,堆栈指示器总是指向_当前栈顶的偏移地址_____________。
17.从CPU的NMI引脚产生的中断叫做_非屏蔽中断_____,他的响应不受_IF_____的影响。
18.8255A工作于方式1输入时,通过_INTR___________信号表示端口已准备好向CPU输入数据。
。
19.设主片8259A的IR2上接有一从片,IR5上引入了一个中断申请。
那么初始化时,主、从片的ICW3分别是_03H、05H________________。
20.8086管理着___1M_______的内存空间和_64K________的I/O端口空间。
21.I/O端口的地址采用_独立________编码方式,访问端口时使用专门的I/O指令,有2种寻址方式,其具体形式是__统一编址、I/O单独编址___________________。
22.在存储器系统中实现片选的方法有_线选________、_部分译码__________、和____全译码_________三种。
23.共阴数码管显示3的显示代码是__4F_______。
24.8086CPU从内部功能上可分为__EU________和____BIU_____两个独立的功能部件。
25.8086CPU通过数据总线对__存储器或I/O端口________进行一次访问所需的时间为一个总线周期,一个总线周期至少包括______4_____时钟周期。
26.在8086CPU系统中,设某中断源的中断类型码为08H,中断矢量为0100H:
1000H,则相应的中断矢量存储地址为__20H___________;
从该地址开始,连续的4个存储单元存放的内容依次为.__00H、10H、00H、01H__________
27.8086CPU的内存寻址空间最大为____1M________字节,I/O接口寻址能力为____256_______个8位端口.
28.接口的功能:
_转换信息格式____________、__实现电平转换___________、____具备时序控制_________、_提供联系信息____________、____协调定时差异_________、___进行译码选址__________、_____________
29.CPU