完整word版数字密码器的设计VHDL语言.docx

1、完整word版数字密码器的设计VHDL语言石家庄铁道大学 数字电路课程设计 数字电路课程设计 -VHDL语言设计 级：班 姓 名： 学 号： 指导老师： 1 石家庄铁道大学 数字电路课程设计 基于VHDL的数字密码器的设计 【摘 要】 本论文介绍了一种利用 EDA技术 和VHDL 语言，通过自顶向下的设计方法对数字密码器进行设计，并在FPGA芯片EPF10K10LC84-4上实现。用FPGA 器件构造系统, 所有算法完全由硬件电路来实现, 使得系统的工作可靠性大为提高。由于FPGA 具有ISP （在系统可编程）功能, 当设计需要更改时, 只需更改FPGA 中的控制和接口电路, 利用EDA 工具

2、将更新后的设计下载到FPGA 中即可, 无需更改外部电路的设计, 大大提高了设计的效率。因此, 采用FPGA 开发的数字系统, 不仅具有很高的工作可靠性, 其升级与改进也极其方便。本文设计的密码器采用6位密码, 比一般的四位密码锁具有更高的安全可靠性, 应用前景十分良好。 【关键词】 数字密码器 EDA VHDL 自顶向下 FPGA 2 石家庄铁道大学 数字电路课程设计 摘要 2 1 EDA技术概述 5 1.1 现代电子设计方法EDA技术 5 1.1.1 EDA技术的发展历程 5 1.1.2 EDA技术的基本特征 5 1.1.3 EDA技术的发展趋势 6 1.2硬件描述语言（VHDL）简介 5

3、 1.2.1 VHDL的产生与发展 7 1.2.2 VHDL的基本特征 7 1.2.3 VHDL的设计流程 6 1.3可编程逻辑器件（PLD）简介 7 1.3.1 PLD的发展历程 7 1.3.2 FPGA/CPLD简介 8 1.3.3用FPGA/CPLD进行开发的优点 8 2 数字密码器的VHDL设计 10 2.1数字密码器的总体方案设计 10 2.1.1 数字密码器的功能描述 10 2.1.2 数字密码器的内部结构及模块划分 11 2.1.3 数字密码器的工作过程 12 2.2 数字密码器的顶层设计 13 2.2.1 顶层模块的输入输出 13 2.2.1模块描述 13 2.2.2 VHDL设计 14 2.3数字密码器的底层设计 14 2.3.1 分频模块 14 2.3.2 消抖同步模块 15 2.3.3 使能电路模块 16 2.3.4 密码预置输出模块 17 2.3.5 编码模块 17 2.3.6 比较模块 18 2.3.7 计数器选择模块 18 2.3.8 数码管显示译码模块 19 3 石家庄铁道大学 数字电路课程设计 2.3.9 数码管扫描模块 19 2.3.10 指示电路模块 20 2.3.11 误码模块 212.3.12 控制器模块 21 3 数字密码器的VHDL程序的编译、综合、仿真、验证 24 3.1编译、综合 24