ImageVerifierCode 换一换
格式:DOCX , 页数:12 ,大小:173.85KB ,
资源ID:15166831      下载积分:3 金币
快捷下载
登录下载
邮箱/手机:
温馨提示:
快捷下载时,用户名和密码都是您填写的邮箱或者手机号,方便查询和重复下载(系统自动生成)。 如填写123,账号就是123,密码也是123。
特别说明:
请自助下载,系统不会自动发送文件的哦; 如果您已付费,想二次下载,请登录后访问:我的下载记录
支付方式: 支付宝    微信支付   
验证码:   换一换

加入VIP,免费下载
 

温馨提示:由于个人手机设置不同,如果发现不能下载,请复制以下地址【https://www.bdocx.com/down/15166831.html】到电脑端继续下载(重复下载不扣费)。

已注册用户请登录:
账号:
密码:
验证码:   换一换
  忘记密码?
三方登录: 微信登录   QQ登录  

下载须知

1: 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。
2: 试题试卷类文档,如果标题没有明确说明有答案则都视为没有答案,请知晓。
3: 文件的所有权益归上传用户所有。
4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
5. 本站仅提供交流平台,并不能对任何下载内容负责。
6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

版权提示 | 免责声明

本文(FPGAVerilog试题西安电子科技大学讲课稿Word文档下载推荐.docx)为本站会员(b****2)主动上传,冰豆网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对上载内容本身不做任何修改或编辑。 若此文所含内容侵犯了您的版权或隐私,请立即通知冰豆网(发送邮件至service@bdocx.com或直接QQ联系客服),我们立即给予删除!

FPGAVerilog试题西安电子科技大学讲课稿Word文档下载推荐.docx

1、任课教师一、选择题(每题2分,共18分)1.下面哪个是可以用verilog语言进行描述,而不能用VHDL语言进行描述的级别?(A)(A)开关级(B)门电路级(C)体系结构级(D)寄存器传输级2.在verilog中,下列语句哪个不是分支语句?Dif-else(B)casecasezrepeat3下列哪些Verilog的基本门级元件是多输出(nandnorandnot4Verilog连线类型的驱动强度说明被省略时,则默认的输出驱动强度为(Bsupplystrongpullweak5.元件实例语句“notif1#(1:3:4,2:4,1:2:4)U1(out,in,ctrl);”中截至延迟的典型值为

2、(12346已知“a=1b1;b=3b001;”那么a,b(C4b00113b0011001101第页共87.根据调用子模块的不同抽象级别,模块的结构描述可以分为(ABC模块级(B)门级寄存器级8在verilog语言中,a=4b1011,那么&a=(D101111111b09在verilog语言中整型数据与()位寄存器数据在实际意义上是相同的。163264二、简答题(2题,共16分)1VerilogHDL语言进行电路设计方法有哪几种(8分)1、自上而下的设计方法(Top-Down)2、自下而上的设计方法(Bottom-Up)3、综合设计的方法2specparam语句和parameter语句在参

3、数说明方面不同之处是什么(8分)。1、specparam语句只能在延时的格式说明块(specify块)中出现,而parameter语句则不能在延时说明块内出现2、由specparam语句进行定义的参数只能是延时参数,而由parameter语句定义的参数则可以是任何数据类型的参数3、由specparam语句定义的延时参数只能在延时说明块内使用,而由parameter语句定义的参数则可以在模块内(该parameter语句之后)的任何位置说明三、画波形题(每题8分,共16分)根据下面的程序,画出产生的信号波形(8分)modulepara_bloc_nested_in_seri_bloc(A,B);o

4、utputA,B;rega,b;initialbeginA=0;B=1;#10A=1;forkB=0;#20joinendendmodule2.signal_gen1(d_out);d_out;d_out=0;#1d_out=1;#2#3#4四、程序设计(4题,共50分)试用verilog语言产生如下图所示的测试信号(12分)signal_gen9(clk,in1,in2);in1,in2,clk;in1=0;in2=1;5clk=0;#15in1=1#5in1=1;in2=0;#25alwaysclk=clk;2试用verilog语言,利用内置基本门级元件,采用结构描述方式生成如图所示的电路

5、(12分)MUX4x1(Z,D0,D1,D2,D3,S0,S1);3.试用verilog语言描述:图示为一个4位移位寄存器,是由四个D触发器(分别设为U1,U2,U3,U4)构成的。其中seri_in是这个移位寄存器的串行输入;clk为移位时脉冲输入;clr为清零控制信号输入;Q1Q3则为移位寄存器的并行输出。(14分)d_flop(q,d,clr,clk);q;inputd,clr,clk;(clr)if(!clr)assignq=0;elsedeassign(negedgeclk)q=d;7shifter(seri_in,clk,clrb,Q);seri_in,clk,clrb;outpu

6、t3:0Q;d_flopU1(Q0,seri_in,clrb,clk),U2(Q1,Q0,clrb,clk),U3(Q2,Q1,clrb,clk),u4(Q3,Q2,clrb,clk);4利用有限状态机,以格雷码编译方式设计一个从输出信号序列中检测出101信号的电路图,其方块图、状态图和状态表如图表示。(12分)Din=0Din=1S0=00SO,OS1,0S1=01S2,0S1,0S2=11S0,1下一状态NS和输出Qout目前状态CSmelay(clk,Din,reset,Qout);clk,reset;Din;Qout;parameter1:S0=2b00,S1=2b01,S2=2b11

7、;reg1:CS;NS;(posedgeclkorposedgereset)if(reset=1b01)CS=S0;CS=NS;(CSDin)case(CS)S0:beignif(Din=1b0)NS=S0;Qout=1b0;NS=S1;S1:NS=S2;S2:9endcase、填空题(10分,每小题1分)用EDA技术进行电子系统设计的目标是最终完成的设计与实现。可编程器件分为和。随着EDA技术的不断完善与成熟,的设计方法更多的被应用于VerilogHDL设计当中。4.目前国际上较大的PLD器件制造公司有公司。5.完整的条件语句将产生电路,不完整的条件语句将产生电路。6.阻塞性赋值符号为,非阻塞性赋值符号为二、选择题(10分,每小题2分)大规模可编程器件主要有FPGA、CPLD两类,下列对FPGA结构与工作原理的描述中,正确的是AFPGA全称为复杂可编程逻辑器件;BFPGA是基于乘积项结构的可编程逻辑器件;C基

copyright@ 2008-2022 冰豆网网站版权所有

经营许可证编号:鄂ICP备2022015515号-1