数电复习题有标准答案样本Word文档格式.docx

1、2.二进制数的权值是10的幂。（ ） 3.十进制数整数转换为二进制数的方法是采用”除2取余法”（ ） 4.BCD码是用4位二进制数表示1位十进制数。（ ） 5.二进制数转换为十进制数的方法是各位加权系数之和。6.模拟电路又称逻辑电路。7.余3BCD码是用3位二进制数表示1位十进制数。8.二进制数整数最低位的权值为2。三、 选择题。1.1010的基数是（ B） A10 B2 C16 D任意数2.下列数中, 不是余3码的是（ D） A 1011 B1010 C 0110 D 00003.二进制数最低位的权值是（ B） A 0 B 1 C 2 D 44.十进制数的权值是（ A） A 10的幂 B2的

2、幂 C16的幂 D 8的幂5.二进制数的权值为（ B） A 10的幂 B2的幂 C 16的幂 D 8的幂6.在二进制计数系统中每个变量的取值为（ A） A 0和 1 B 07 C 010 D 0167.十进制计数系统包含（ B） A 六个数字 B 十个数字 C 十六个数字 D 三十二个数字8.（ 0101） 8421BCD对应的十进制数为（ B） A 8561 B 8975 C7AD3 7971第二章一、 填空题。1.逻辑变量和逻辑函数只有 0,1 两种取值, 它们仅代表两种相反的逻辑状态。2.描述逻辑函数值与对应变量取值关系的表格叫 真值表 。3.基本逻辑关系有三种, 它们是 与 , 或 ,

3、 非 。4.常见的复合逻辑运算有 与非 , 或非 , 与或非, 异或 , 同或。5.与或逻辑函数的标准表示式是 最小项表示式 。6.逻辑函数Y=AB+（AB）的反函数是Y=（A+B）（A+B） , 对偶式是Y=（A+B）（A+B） 。7.摩根定律的两种形式是互为 对偶式 。8.最简与或式的标准是逻辑式中的 与项 最少; 每个乘积项中的 变量 最少。9逻辑函数常见的化简方法有 代数法 和 卡诺图法 。10、 逻辑函数中任意二个最小项之积为 0 。1.逻辑函数的标准与或式又称最小项表示式, 它是惟一的。2.列逻辑函数真值表时, 若变量在表中的位置变化, 就能够列出不同的真值表。3.无论变量如何取值

4、, 几个最小项之和都是零, 则这几个最小项须是无关项。4.卡诺图化简逻辑函数的本质就是合并相邻最小项。1.逻辑函数Y=AB的反函数是（ D） A Y=AB B Y=AB C Y=（AB） DA,B,C都是2.逻辑函数Y1=AB和Y2=AB满足（ D） A Y1与Y2互为反函数 B Y1与Y2互为对偶式C Y1与Y2相等 D Y1和Y2既互反也对偶3.n个变量最小项的个数共有（ C） A 2n B n乘以n C 2的n次方 D 2的n次方减14.使逻辑函数Y=（A+BC）（A+B）为1的变量取值是（ C） A 001 B 101 C 011 D 1115.函数Y1=AB+BC+AC与Y2=AB+

5、BC+AC（D）A 互为对偶式 B 互为反函数 C 相等 D A,B,C都不对第四章1、 组合逻辑电路的特点是输出状态只于 输入信号有关 , 与电路原有状态 无关 , 其基本单元电路是 门电路 。2、 编码器按功能的不同分为三种: 二进制编码器 、 二-十进制编码器 、 优先编码器 。3、 译码器按功能的不同分为三种: 二进制译码器 、 二-十进制译码器 、 显示译码器 。4、 输入3位二进制代码的二进制译码器应有 8 个输入端, 共输出 8 个最小项。5、 8选1数据选择器在所有输入数据都为1时, 其输出标准与或表示式共有 8 个最小项。6、 全加器有三个输入端, 它们分别为 被加数 , 加

6、数 和 相邻低位进数位 ; 输出端有两个, 分别为 本位和 、 进位数 。7、 数值比较器的功能是 用以比较二组二进制数的大小或相等 。8、 在组合逻辑电路中, 消除竞争冒险现象的主要方法有: 加选通脉冲 、 加封锁脉冲 、 输出端接滤波电容、 修改设计增加冗余项。二、 判断题（ 正确的题在括号内填”, 错误的题填” ） 1、 门电路是最简单的组合逻辑电路。 （ ） 2、 组合逻辑电路全部由门电路组成。 （ ） 3、 数据选择器用以将一个输入数据分配到多个指定输出端上的电路。 （ ） 4、 显示译码器CC14547既可用以驱动半导体数码显示器, 也可用以驱动液晶显示器。5、 数值比较器是用于比

7、较两组二进制数大小或相等的电路。6、 加法器是用于对两组二进制数进行比较的电路。7、 优先编码器只对多个输入编码信号中优先权最高的信号进行编码。三、 选择题（ 将正确的答案填入括号内） 1、 二十制编码器的输入信号应有 （ D ） A、 2个 B、 4个 C、 8个 D、 10个2、 输入为n位二进制代码的译码器输出端个数为 （ C ） A、 n2个 B、 2n个 C、 2n个 D、 n个3、 8位串行进位加法器由 （ A ） A、 8个全加器组成 B、 8个半加器组成C、 4个全加器和4个半加器组成 D、 16个全加器组成4、 从多个输入数据中选择其中一个输出的电路是 （ B ） A、 数据

8、分配器 B、 数据选择器C、 数值比较器 D、 编码器5、 能对二进制数进行比较的是 （ C ） 6输出低电平有效的二十进制译码器输出Y5=0时它的输入代码为（ A ） A.0101 B、 0011 C、 1001 D、 0111第五章自我检测题 一, 填空题1. 触发器具有_两个_稳定状态, 其输出状态由触发器的_输入信号_和_原有_状态组成。2. 基本RS触发器有_置0_, _置1_ ,_保持三种可使用的功能。对于有与非门组成的基本RS触发器, 在RD=1.SD=0时, 触发器 保持原状态;在RD=1,SD=1时, 触发器 _置0_ ;在RD=0时.SD=1时, 触发器_; 不允许RD=0

9、, SD=0存在, 排除这种情况出现的约束条件是_R + S_=1_.3. 由或非门组成的基本RS触发器在RD=0, SD=1时, 触发器_置1_;在RD=1.SD=0时, 触发器_置0_;在RD=0,SD=0时, 触发器 保持原状态 ;不允许RD=1, SD=1存在, 排除这种情况出现的约束条件是_RDSD_=0 .4. 边沿JK触发器具有_置0_,_置1_,_保持_,_计数_功能, 其特性方程为_Q =JQ + KQ_ .对于具有异步置0端RD和置1端SD的TTL边沿JK触发器, 在RD=1, SD=1, 要使QN+1=（QN）时, 要求J为_高电平_.K为_高电平_;如要求QN+1=QN

10、时, 则要求J为_低电平_.K为_低电平_;如要求QN+1=1时, 要求J为_高电平_,K为_低电平_;如要求QN+1=0时, 要求J为_低电平_,K为_高电平.5. 维持阻塞D触发器具有_置0_和_置1_功能, 其特性方程为_Q = D _.如将输入D和输出Q相连后, 则D触发器处于_计数_状态.6. 特性表用以表示触发器的_次态_和_输入信号_与_现态_之间的关系。二, 判断题1. 一个触发器可保存1位二进制。（ ） 2. 由与非门组成的基本RS触发器可用RD和SD端输入的信号直接进行置0或置1.（ ）3. 上升沿触发器在时钟脉冲CP=1期间, 输出状态随信号变化。4. 同步RS触发器在C

11、P=1期间, 输出状态随输入R.S端的信号变化。5. 上升沿JK触发器原状态为1, 欲使其状态为0时, 则在时钟脉冲CP上升沿到来前置J= , K=1. （ ） 6. 同步触发器在时钟脉冲=期间, 。输入信号发生变化时, 对输出的状态不会有影响。（）.边沿触发器在时钟期间, .输入信号发生变化时, 输出的状态随之变化。（ ） .维持阻塞触发器在输入=时, 输入时钟脉冲上升沿后, 触发器只能翻到状态。（ ） 三, 选择题1， 有与非门组成的基本触发器在输入, 和同时由变后, 触发器的输出状态为（ D ） ,状态, 状态,状态不变, 状态不定有与非门组成的同步触发器在=时, 输入和信号同时由变为时

12、, 输出状态为（ D）, 状态, 状态状态不变状态不确定3维持阻塞触发器在时钟脉冲上升沿到来前=, 而在上升沿以后变为, 则触发器状态为（ B ） A,0状态 B, 1状态 C状态不变 D状态不确定4下降触出发的边沿JK触发器在时钟脉冲CP下降沿到来前J=1, K=0, 而在CP下降沿到来后变为J=0, K=1, 则触发器状态为 （ B）,状态, 状态状态不变状态不确定,个边沿触发器组成的二进制计数器最多能计（ B ） A,0至7个数 B,0至15个数 C, 0至9个数 D, 0至16个数6, 下降触发器边沿JK触发器CT74LS112的RD=1, SD=1, 且 J=1, K=1时, 如时钟脉冲CP输入频率为110KHZ的方波, 则Q端输出脉冲的频率为 （ B ） A, 110KHZ B,55KHZ C,50KHZ D,220KHZ7要将下降沿边沿JK触发器CT74LS112输出Q置为高电平1时, 输入为 （ D ） A,J=1, K=1, RD=1, SD=1, 输入CP正跃变B,J=1, K=0, RD=0, SD=1, 输入CP负跃变C,J=1, K=1, RD=1, SD=1, 输入CP负跃变D,J=1, K=0, RD=1, SD=1, 输入