数字频率计设计毕业设计论文Word文档格式.docx

1、 日期：使用授权说明本人完全了解 大学关于收集、保存、使用毕业设计（论文）的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；学校有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与阅览服务；学校可以采用影印、缩印、数字化或其它复制手段保存论文；在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。作者签名： 日 期：毕业设计（论文）任务书一、课题名称： 数字频率计设计 二、主要技术指标：1、频率范围在0Hz999999Hz。 2、用六个数码管显示，采用8段译码器。3、不用显示计数的过程，只要显示最终的结果。4、设有Hz与KHz两档。5、结果用十进制数显示。三、工作内容和

2、要求：1、以EDA 工具为开发平台，利用VHDL硬件描述语言，采用自顶向下和基于库的设计 ，这样不但可以不必了解硬件结构的设计，从而还能使系统大大地简化，并提高了整体的性能和可靠性。2、用VHDL在CPLD器件上实现一种数字频率计测频系统，能够用十进制数码管显示被测信号的频率，这样不仅能够测量频率，还可以测量其他的物理量，具有体积小、可靠性高和功耗低的特点。 四、主要参考文献： 1、EDA技术与项目训练 2、电子测量技术 3、蒋焕文，孙续，电子测量（第二版），中国计量出版社（中） 学 生（签名） 年 月 日 指 导 教师（签名） 年 月 日 教研室主任（签名） 年 月 日 系 主 任（签名）

3、年 月 日毕业设计（论文）开题报告设计（论文）题目数字频率计设计一、 选题的背景和意义： 在电子技术中，频率是最基本的参数之一，并且与许多电参量的测量方案、测量结果都有十分密切的关系，因此，频率的测量就显得更为重要。数字式频率计的测量原理有两类：一是直接测频法，即在一定闸门时间内测量被测信号的脉冲个数；二是间接测频法即测周期法，如周期测频法。本设计中使用的就是直接测频法。 数字频率计是数字电路中的一个典型应用，实际的硬件设计用到的器件较多，连线比较复杂，而且会产生比较大的延时，造成测量误差、可靠性差。随着现场可编程门阵列FPGA的广泛应用，以EDA工具作为开发手段，运用VHDL等硬件描述语言，

4、将使整个系统大大简化，提高了系统的整体性能和可靠性。二、 课题研究的主要内容：1、 制作一个由EDA技术产生的从0Hz999999Hz的数字频率计，并将所需得到的频率通过数码管显示出来。2、 数字频率计主要有5个模块来组成：频率控制模块、十进制计数器模块、锁存模块、译码模块和系统模块。三、 主要研究（设计）方法论述：1、首先通过频率控制模块，将clk信号分频再取反给锁存和计数两个使能端。2、其次通过十进制计数器模块实现对输入信号周期的计数。3、然后通过锁存模块实现对计数器结果的锁存，并将其送入译码模块。4、再通过译码模块实现对计数结果的译码，让其直观地显示于数码管上。5、再然后通过系统模块来实

5、现对各模块功能的整合，并实现整个系统的功能。6、最后修改并最终完成论文设计。四、设计（论文）进度安排：时间（迄止日期）工 作 内 容2011.9.6-2011.9.9查阅相关资料，确定设计题目；2011.9.10-2011.9.23明确设计任务，填写开题报告，拟定初步方案；2011.9.24-2011.10.2了解相关引脚的功能和硬件系统总体方案的初步设计；2011.10.20-2011.10.24完成中期检查表；2011.10.25-2011.10.31查阅资料，撰写初稿2011.11.1-2011.11.7完成初稿，交给指导老师审核；2011.11.8-2011.11.13修改完善毕业设计

6、；2011.11.14-2011.11.19定稿，完成设计；五、指导教师意见： 指导教师签名： 年 月 日六、系部意见： 系主任签名：摘要Abstract第1章 前言.1第2章 EDA的发展历程及其应用.22.1 电子设计自动化发展概述.22.1.1 什么是电子设计自动化.22.1.2 EDA的发展阶段及特点.22.1.3 EDA的应用.32.2 基于EDA的FPGA/CPLD的开发.32.2.1 FPGA/CPLD的介绍.32.2.2 基于EDA工具的FPGA/CPLD开发流程.42.2.3 用FPGA/CPLD开发的优缺点.42.3 FPGA设计流程.52.4 VHDL语言.62.5 VH

7、DL的特点.72.6基于VHDL的自顶向下设计方法.82.6.1自顶向下设计的步骤.82.6.2 Top-down设计方法的优点.82.7 MAX+PLUS II 介绍.8第3章 设计总体方案.10第4章 数字频率计的设计原理.114.1 频率计测量频率的原理.114.1.1 频率计测量频率的原理图包含的模块.114.1.2 频率计测量频率的原理图.114.2 频率计测量周期的原理.114.2.1 频率计测量周期的原理图包含的模块.114.2.2 频率计测量周期的原理图.12第5章 数字频率计的设计.135.1 数字频率计的设计背景135.2 数字频率计的设计原理135.2.1 直接测频法.1

8、35.2.2 多周期同步测频法.135.3 频率计发展现状145.4 数字频率计的设计要求145.5六位数字频率计原理.155.6 数字频率计设计方法.155.7 数字频率计原理框图.15第6章 系统方案论证与模块划分.16第7章 系统单元电路设计及工作原理.177.1 1000分频模块和动态扫描模块.177.2 频率控制模块.177.3 十进制计数器模块.177.4 锁存模块.177.5 译码模块.177.6 六选一模块.17第8章 各模块程序的设计.188.1频率控制模块的程序（CT1.VHD）.188.2十进制计数器模块（CNT10.VHD）.188.3锁存模块（REG4.VHD）198

9、.4译码模块（DECODE.VHD）198.5动态扫描模块（SCAN6A.VHD）20第9章 结束语. 22参考文献答谢辞摘 要数字频率计是直接用十进制数字来显示被测信号频率的一种测量装置，它不仅可以测量方波、三角波、正弦波、尖脉冲信号和其他具有周期特性的信号频率，而且还可以测量它们的周期。经过改装，可以测量电容做成数字式电容测量仪；可以测量脉冲宽度，做成数字式脉宽测量仪；在电路中增加传感器，还可以做成数字脉搏仪、计价器等。因此数字频率计在测量物理量方面应用广泛。这次设计选用的是VHDL在CPLD器件上实现数字频率计测频系统，能够测量正弦波、三角波和方波等信号的频率，能够用十进制数码管显示被测

10、信号的频率，而且还能对其他多种物理量进行测量。具有体积小、功耗低和可靠性高的特点。数字频率计是通讯设备、计算机、音频视频等科研生产领域不可缺少的测量仪器。采用VHDL编程设计实现的数字频率计，除被测信号的整形部分、键输入部分和数码显示部分以外，其余全部在一片FPGA芯片上实现，整个系统非常精简，而且具有灵活的现场可更改性，在不更改硬件电路的基本上，对系统进行各种改进还可以进一步提高系统的性能。该数字频率计具有高速、精确、可靠、抗干扰性能强和现场可编程等优点。关键词：数字频率计、FPGA芯片、VHDL语言Digital frequency meter is to directly show to be measured a kind of Diagraph of signal frequency to equip with the decimal system number, It not only can measure sine wave, square wave, triangle wave, sharp pulse signal and other have a period of the frequency of the signal of characte