1、=2BEGINdata_out=( data_in1+ data_in2) * a ;END addsub_arch;常量声明时赋初值的“ =”符号应改用“ := ”符号。3.已知 Q为 STD_LOGIC类型的输出端口,请判断下面的程序片段:ARCHITECTURE test_arch OF test ISSIGNAL B: STD_LOGI;CQ=1WHEN 1=0END archtest ; CASE语句应该存在于进程 PROCES内S 。三 判断改错题( 3 分 6题)(评分标准:给出正确答案 1 分/ 题;答案基本正确分 / 题。)1 已知 A 和 Q均为 BIT 类型的信号,请判断
2、下面的程序片断:ARCHITECTURE test OF test ISWHEN 0 = Q = 1 ;END CASE;END test ;【参考答案】: CASE语句应该存在于进程 PROCESS内。2 已知 start 为 STD_LOGIC类型的信号, sum 是 INTEGER类型的信号,请判断下面的程序片断: PROCESS (start)FOR i IN 1 TO 9 LOOPsum := sum + i ;END LOOP;END PROCES;S sum 是信号,其赋值符号应该由“ : =”改为“ =”。3 已知 Q为 STD_LOGIC类型的输出端口,请判断下面的程序片断:
3、SIGNAL B :STD_LOGIC ;Q = B ; 信号 SIGNAL的申明语句应该放在 BEGIN语句之前。4 已知 A和 B 均为 STD_LOGIC类型的信号,请判断下面的语句:A B q = b ;WHEN“ 10” = c ;WHEN“ 11” = d ; CASE语句缺“ WHEN OTHE”RS语句。 四、判断下面程序中是否有错误,若有错误请改正;1、 SIGNAL A,EN:STD_LOGIC;PROCESS(A,EN)VARIABLE B:IF EN= 1 THENB=A;END ;END PROCESS;2、RCHITECTURE ONE OF SAMPLE ISVA
4、RIABLE A,B,C:INTEGER;C=A+B;五、判断下列程序是否有错误,如有则指出错误所在( 10 分) 程序:LIBRARY IEEE;USE zyt12 ISPORT(R,EN,CP: IN bit;Q: BUFFER STD_LOGIC_VECTOR(0 DOWNTO 3);CO: OUT STD_LOGIC);END zyt;ARCHITECTURE c10 OF zyt12CO= WHEN(EN= AND Q=1011) ELSE ;;PROCESS(R,CP)IF R=0000ELSIF (CPEVENT AND CP) THENIF EN=Q;ELSIF Q= THEN
5、 Q= 0000 ;ELSE=Q+1;END IF;END one;仔细阅读下列程序,回答问题 - 1USE - 2ENTITY LED7SEG IS - 3PORT ( A : IN STD_LOGIC_VECTOR(3 DOWNTO 0); - 4CLK : IN STD_LOGIC; - 5LED7S : OUT STD_LOGIC_VECTOR(6 DOWNTO 0); - 6END LED7SEG; - 7ARCHITECTURE one OF LED7SEG IS - 8SIGNAL TMP : STD_LOGIC; - 9BEGIN - 10SYNC : PROCESS(CLK,
6、 A) - 11BEGIN - 12IF CLKEVENT AND CLK = THEN - 13TMP = A; - 14 - 15 - 16OUTLED : PROCESS(TMP) - 17BEGIN - 18CASE TMP IS - 19WHEN LED7S = 00000001、 LIBRARY IEEE;USEENTITY CNT4B ISPORT (CLK,RST, ENA:OUTY : OUT STD_LOGIC_VECTOR(3 DOWNTO 0);COUT : OUT STD_LOGIC );END CNT4B;ARCHITECTURE behav OF CNT4B IS
7、SIGNAL CQI :PROCESS(CLK, RST, ENA)IF RST = THEN CQI 0000ELSIF CLKIF ENA = 1= CQI + 1;ELSE CQI OUTY = CQI ;COUT=CQI(0) AND CQI(1) AND CQI(2) AND CQI(3);END behav;2、 LIBRARY IEEE;USE CLK_6D ISPORT (CLK,RST:CLK_OUT:END CLK_6D;ARCHITECTURE ONE OF CLK_6D ISVARIABLE TEMP:STD_LOGICS; IGNALPROCESS(CLK)VARIABLE CNT6D: INTEGER RANGE 0 TO 3;CONSTANT SIGN: INTEGER:=2; , IF (RST = “1”) THEN TEMP = “0”EVENT AND CLK= THEN (CLKIF (CNT6D = SIGN) THENCNT6D := 0;TEMP = NOT TEMP;ELSE CNT6D := CNT6D+1;CLK_OUT = TEMP;END ONE;3、 library ieee;use encoder
copyright@ 2008-2022 冰豆网网站版权所有
经营许可证编号:鄂ICP备2022015515号-1