武汉理工大学课程设计数字钟.docx

1、武汉理工大学课程设计数字钟摘要 . 11 数字钟总构成 . 22 数字钟单元电路设计 . 32.1 1HZ 方波信号设计 . 32.2 时间计数单元电路设计 . 42.2.1 计数器 74LS90 和 74LS161 . 42.2.2 时计时电路 . . 72.2.3 分（秒）计时电路 . 92.2.4 计时电路的比较 .112.3 译码显示单元电路设计 .112.3.1 译码器 74LS48 .122.3.2 显示器 LG5011AH.132.3.3 译码显示电路 . .142.4 校时单元电路设计 . .143 数字钟的实现及工作原理 . .154 电路的安装与调试 .165 心得体会 .

2、17参考文献 .19武汉理工大学数字电子技术基础课程设计说明书摘要数字钟是一种用数字电路技术实现时、分、秒计时的钟表。与机械钟相比具有更高的准确性和直观性，具有更长的使用寿命，电子钟表具有价格便宜，质量轻，定时误差小等优点，被广泛的应用在生产，已得到广泛的使用。数字钟的设计方法有许多种，本次试验运用 555 多谐振荡器、计时器、显示译码器、校正时间电路设计出可以显示时分秒（时为 12 进制，分为 60 进制）并且可以校时的多功能数字钟。关键词 ：数字钟 计时器 555 多谐振荡器 显示译码器1武汉理工大学数字电子技术基础课程设计说明书多功能数字钟的设计与制作1 数字钟总构成数字钟由 1HZ 的

3、方波信号发生器、计时器、显示译码器、校时电路组成。其框图如下图 1.1 所示。时译码显示 分译码显示 秒译码显示时计数器 分计数器 秒计数器1HZ 方波信号校时电路图 1.1 数字钟框图1HZ 信号发生器由 555 定时器构成的多谐振荡器产生。时分秒计时器由计数器组成。其中，时为十二进制，时个位为二进制，时十位为十进制，在计数为十二时同时清零；分为六十进制，分（秒）十位为六进制，分（秒）个位为十进制。译码显示部分由 BCD 七段显示译码器驱动显示器件，以显示数字。校时电路用以重新接通电源或走时出现误差时都需要对时间进行校正。有时校正和分校正功能，在小时校正时不影响分和秒的正常计数；在分校正时不

4、影响秒和小时的正常计数。2武汉理工大学数字电子技术基础课程设计说明书2 数字钟单元电路设计2.1 1HZ 方波信号设计多谐振荡器是一种自激振荡器，在接通电源后，不需要外加触发信号，便能自动产生矩形（脉冲）波。图 2.1 为多谐振荡电路。图 2.1.1 多谐振荡器充电时间：（2-1 ） 放电时间：（2-2 ）频率：（2-3 ）图 2.1.2 为设计的 1HZ 信号产电路。3武汉理工大学数字电子技术基础课程设计说明书图 2.1.2 1HZ 信号发生器2.2 时间计数单元电路设计时间计数单元由时、分、秒计数三个部分组成，它们的输出都是 8421BCD 码形式。十二进制和六十进制可以用 74LS90

5、或 74LS161 设计实现。2.2.1 计数器 74LS90 和 74LS161（一） 74LS9074LS90 是异步二 五 十 进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。VCC图 2.2.1 74LS90 引脚图4武汉理工大学数字电子技术基础课程设计说明书表 2.2.1 74LS90 的功能表输 入 输 出清 0 置 9 时 钟R01、R02 R91、R92 INA INBQD QC QB QA功 能1 100 0 0 0 0 清 0001 1 1 0 0 1 置 9 1 QA 输 出 二进制计数1 QD QC QB输出五进制计数QD QC QB QA

6、0 0 Q A输出 十进制计数 0 0 8421BCD 码QDQA QD QC QB输出十进制计数 5421BCD 码1 1 不 变 保 持由上表可知 ,74LS90 的功能如下：(1) 计数脉冲从 INA 输入， QA 作为输出端，为二进制计数器。(2) 计数脉冲从 INB 输入， QD QC QB 作为输出端，为异步五进制加法计数器。(3) 若将 INB 和 QA 相连，计数脉冲由 INA 输入， QD QC QB QA 作为输出端，则构成异步 8421 码十进制加法计数器。(4) 若将 INA 与 QD 相连，计数脉冲由 INB 输入， QAQD QC QB 作为输出端，则构成异步 54

7、21 码十进制加法计数器。(5) 清零、置 9 功能。1）异步清零当 R01、R02 均为“ 1”，S91、S92 中有“ 0”时，实现异步清零功能，即QD QC QB QA0000。2）置 9 功能当 S91、S92 均为“ 1”；R01、R02 中有“ 0”时，实现置 9 功能，即 QD QCQB QA1001。5武汉理工大学数字电子技术基础课程设计说明书（二） 74LS161集成 74LS161 是 4 位二进制加法器，可以认为是十六进制计数器。图 2.2.2 为其引脚图，表 2.2.2 为其功能表。图 2.2.2 74LS161 引脚图表 2.2.2 74LS161 功能表清零 预置

8、使能 时钟 预置数输入 数据输出RD LD EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0L L L L LH L D C B A D C B AH H L 保 持H H L 保 持H H H H 计 数由上表可知， 74LS161 的功能如下：（1）异步清零：当 RD = 0 时，不管其他输入端的状态如何 CO Q3 Q2 Q1 Q0 均为低电平，即 0。（2）同步预置数： 当 RD = 1 ，LD = 0 时，在 CP 的上升沿置入数据 D3 D2 D1 D0 ，预置数的结果 Q3 = D 3 ， Q2 = D2 Q1 = D 1 Q0 = D 0。（3）保持：当 RD

9、= 1 ，LD = 0 时，使能输入 ET EP = 0，不管其他输入端的状态如何 ,输出状态保持不变。要特别指出的是， ET = 1 ，EP = 0 ，CO 保持不变；ET = 0 ，EP = 1 ，CO = 0.（4）计数工作状态：当 RD = L D = ET = EP = 1 时,74LS161 处于计数状态，其6武汉理工大学数字电子技术基础课程设计说明书状态为 4 位自然二进制的计数过程。 当达到 “1111”输出状态时， 进位输出 CO = 1 ，产生进位信号输出。2.2.2 时计时电路（一） 74LS90 构成时计时电路时个位和时十位都为十进制计数，由于 74LS90 为异步清零

10、，所以用反馈清零法清零。如图 2.2.3 所示。将两片芯片的 QA 端分别于各自的 INB 端相连构成十进制计数器， R91 和 R92都置零， R01 和 R02 分别对应相连，当 R01 和 R02 均为“ 1”时，使同时清零。时个位的 QD 端作为进位输出信号与十位 INA 相连。在计数为 12 时，U7 的 QD QC QB QA状态为 0001，U6 的 QD QC QB QA 状态为 0010，所以 U7 的 QA 端与 R02 相连， U6的 QB 端与 R01 相连，即实现十二进制的时计时电路。图 2.2.3 74LS90 构成的时计时电路（二） 74LS161 构成时计时电路

11、时个位为十进制计数，时十位为二进制计数。当 RD = 0 时，Q3 Q2 Q1 Q0 均为低电平，即 0，用反馈清零法清零，由于 74LS161 为异步清零，在计数为 12 时，同时清零。LD ET EP 都置 1，使芯片处于计数的工作状态。时个位的 Q3 端作为进位输出信号与十位 CP 相连7武汉理工大学数字电子技术基础课程设计说明书时十位为二进制，当 Q3 Q2 Q1 Q0 为 0010 时清零，时个位为十进制计数当 Q3Q2 Q1 Q0 为 1010 时清零， 十计数单元为 12 进制，所以在时十位 Q3 Q2 Q1 Q0 为 0001时，时个位 Q3 Q2 Q1 Q0 为 0010 时

12、清零，其真值表如表 2.2.3 ，其卡诺图分别为图2.2.4 图 2.2.5。表 2.2.3 真值表A B C R D十 个R D位 位 0 0 00 0 1 0 00 1 1 0 11 0 1 1 01 1 1 1 1（2-4 ） A = Q 0 十位 Q0B = Q 3 Q0 个位 Q3Q0（2-5 ）C = Q 0Q1 十位 Q0 个位 Q1（2-6 ）RD十 位AB00 01 11 10 C0 0 0 0 01 0 0 1 1图 2.2.4RD个位AB 00 01 11 10 C0 0 0 0 01 0 1 1 0图 2.2.5由以上可知，RD十位 = AC（2-7 ）R D个位 =

13、BC（2-8 ）综上，设计出的 74LS161 时计时单元如图 2.2.6 所示。8武汉理工大学数字电子技术基础课程设计说明书图 2.2.6 74LS161 时计时电路2.2.3 分（秒）计时电路（一） 74LS90 构成时计时电路分的十位为六进制，个位为十进制。与时计时电路一样，采用反馈清零法清零 。将两片芯片的 QA 端分别于各自的 INB 端相连构成十进制计数器， R91 和 R92都置零。分十位进制为六进制，即当 QD QC QB QA 状态为 0110 时清零。将 QB 与R02 相连， QC 与 R01 相连，即构成六进制计时电路。 QC 作为进位输出信号与时计时电路的个位 INA

14、 相连。分个位为十进制电路，不需要进行进制转换， QD 作为进位输出信号与分十位 INA 相连。综上，设计出的分计时电路如图 2.2.7 所示。9武汉理工大学数字电子技术基础课程设计说明书图 2.2.7 74LS90 分计时电路秒计时电路与分计时电路相同，为 60 进制计数单元，十位为六进制，个位为十进制。十位 QC 作为进位输出信号与分计时电路的个位 INA 相连，个位 QD 作为进位输出信号与秒十位 INA 相连，个位 INA 与 HZ 脉冲信号相连。（二） 74LS161 构成分（秒）计时电路分个位为十进制计数，分十位为六进制计数。当 RD = 0 时，Q3 Q2 Q1 Q0 均为低电平

15、，即 0，用反馈清零法清零。LD ET EP 都置 1，使芯片处于计数的工作状态。分个位的 Q3 端作为进位输出信号与十位 CP 相连，分十位的 Q2 端作为进位输出与时个位的 INA 相连。分十位为六进制，当 Q3 Q2 Q1 Q0 为 0110 时清零，分个位为十进制计数当 Q3Q2 Q1 Q0 为 1010 时清零。秒计时与分计时电路相同， 秒个位的 Q3 端作为进位输出信号与十位 CP 相连，秒十位的 Q2 端作为进位输出与分个位的 INA 相连。设计出的分计时电路如图 2.2.8 所示10武汉理工大学数字电子技术基础课程设计说明书图 2.2.8 74LS161 构成分（秒）计时电路2

16、.2.4 计时电路的比较由以上的时分秒计时电路设计， 都可以用 74LS90 和 74LS161 两个芯片设计出电路。从设计电路的难易程度来说，由于 74LS161 可看做十六进制计数器，所以在进行进制转换时比较复杂，在时计时电路单元中，虽然它可以计时到 12，但是由于显示部分电路只能输出 0 9 数字的限制， 并没有优势； 从电路繁简方面来说，由于 74LS161 进制转换教复杂，需要用门电路来实现 Q3 Q2 Q1 Q0 输出特定状态的清零功能，电路必然复杂；从节约成本方面来说，用 74LS161 设计的电路需要用门电路所对应的芯片，增加了成本。所以综合考虑，用 74LS90 芯片来设计电

17、路更加合理，可行。2.3 译码显示单元电路设计计时电路以 8421BCD 码的形式输出时间计数信息，显示译码器将其转换成所需的逻辑状态，驱动 BCD 七段译码管显示时间。数字显示译码器的种类很多，现已有将计数器、锁存器、译码驱动电路集于一体的集成器件，还有连同数码显示器也也继承在一起的电路可供选用。BCD 七段译码器的输入是一位 BCD 码（以 A3 A2 A1 A0 表示， A3 表示最高位，A0 表示最低位；或以 DCBA 表示， D 表示最高位， A 表示最低位） ，输出是数码管各段的驱动信号，也称 4 线-7 线译码器。11武汉理工大学数字电子技术基础课程设计说明书常用的集成芯片有输出

18、低电平有效（配用共阳极 LED 数码管）的 74 46 和74 47 两种类型的集成芯片，以及输出高电平有效（配用共阴极 LED 数码管）的 74 48 和 CD4511 两种类型的集成芯片。 实验中用 74LS48 七段译码器， 驱动共阴极 LED 数码管。2.3.1 译码器 74LS4874LS48 是 BCD-7 段译码器 / 驱动器，其输出是 OC门输出且高电平有效，专用于驱动 LED七段共阴极显示数码管。图 2.3.1 为其管脚图。表 2.3.1 74LS48 BCD 七段译码驱动器功能表74LS48 引脚功能 - 七段译码驱动器功能表十进 输 出输 入 BT制数LT RB/RD C

19、 B A a b c D e f g BI0 H 0 0 0 0 H 1 1 1 1 1 1 01 H 0 0 0 1 H 0 1 1 0 0 0 02 H 0 0 1 0 H 1 1 0 1 1 0 13 H 0 0 1 1 H 1 1 1 1 0 0 14 H 0 1 0 0 H 1 1 1 0 0 1 15 H 0 1 0 1 H 1 0 1 1 0 1 16 H 0 1 1 0 H 0 0 1 1 1 1 17 H 0 1 1 1 H 1 1 1 0 0 0 08 H 1 0 0 0 H 1 1 1 1 1 1 19 H 1 0 0 1 H 1 1 1 0 0 1 1（1）译码功能：将

20、 LT ，RBI 和 BI/RBO 端接高电平，输入十进制数 09 的任意一组 8421BCD 码（原码），则输出端 a g 也会得到一组相应的 7 位二进制代码（74LS48 驱动共阴极， 输出 3FH、06H、5BH , ； 74LS47 驱动共阳极， 输出 COH 、F9H 、A4H , ）。如果将这组代码输入到数码管，就可以显示出相应的十进制数。（2）试灯功能：给试灯输入加低电平，而 BI/RBO 端加高电平时，则输出端12武汉理工大学数字电子技术基础课程设计说明书a g 均为高电平。若将其输入数码管，则所有的显示段都发亮。此功能可以用于检查数码管的好坏。（3）灭灯功能：将低电平加于灭

21、灯输入时，不管其他输入为什么电平，所有输出端都为低电平。将这样的输出信号加至数码管，数码管将不发亮。（4）动态灭灯功能： RBI 端为灭零输入端，其作用是将数码管显示的数字 0熄灭。当 RBI = 0 ，且 DCBA = 0000 时，若 LT = 1 ，a g 输出为低电平，数码管无显示。利用该灭零端，可熄灭多位显示中不需要的零。不需要灭零时， RBI = 1。图 2.3.1 74LS161 管脚图2.3.2 显示器 LG5011AH图 2-7 是共阴极式 LED 数码管的原理图，使用时公共阴极接地， 使每个发光二极管都处于导通状态，而且这 7 个发光二极管 a 到 g 分别由相应的 BCD

22、七段译码器来驱动。图 2.3.2 共阴极 LED 数码管的原理图13武汉理工大学数字电子技术基础课程设计说明书在这里，我们选用型号为 LG5011AH 的数码管， LG5011AH 的管脚功能图如图2.3.3 所示。图 2.3.3 LG5011AH 管脚图2.3.3 译码显示电路译码显 示电 路由共 阴极 译码 器 74LS48 和 七段数码 管 LED 组成。 74LS48 和LG5011AH的连接图如图 2.3.4 所示。图 2.3.4 译码显示电路2.4 校时单元电路设计当刚接通电源时，时钟显示的时间并不是希望实现的时间，这时就需要校时电路来调整时间。要求在小时校正时不影响分和秒的正常计

23、数，在分校正时不影响秒和小时的正常计数，所以在分个位和时个位各接一个开关，来控制其脉冲信号。校时时，切断其正常的进位信号，校时完成后接入其正常计时电路。14武汉理工大学数字电子技术基础课程设计说明书设计的校时电路如图 2.4.1 所示。图 2.4.1 校时电路3 数字钟的实现及工作原理数字钟的完整电路图如图 3.1 所示。如图 3.1 所示，当 J2、J3 接 QC 时，电路为正常计数的工作状态。 555 定时电路构成的多谐振荡电路产生频率为 1HZ 的脉冲信号，接入秒计时单元的个位，当秒个位计时满 10 时，向秒十位进 1，秒个位清零，当秒单元满 60 时，向分个位进1，秒计时单元清零；分与

24、秒的工作原理相同；当时个位满 10 时，向时十位进 1，当时计数单元满 12 时，所有计数单元同时清零。校时电路调整时和分的计数显示，通过控制开关 J1、J2、J3 的打开和闭合状态，即手动产生单次脉冲作校时脉冲，每拨动校时开关一个来回，计数器计数一次，多次拨动开关就可以进行准确校时。15武汉理工大学数字电子技术基础课程设计说明书图 3.1 数字钟完整电路4 电路的安装与调试先把 555 定时器振荡电路焊接完成，用万用表测其输出端电压，检查其能正常输出脉冲波形后，焊接秒计时单元电路，把脉冲接入秒个位 INA 端验证能正常工作后，再焊接分计时单元和时计时单元，最后接入进位脉冲信号检验整个电路是否

25、能实现预期的功能， 即分和秒计时电路在显示 59 后清零， 整个电路在 11:59:59时清零。在连接电路时， 并没有一次就实现所期望的功能，用万用表检查各芯片的输入输出电压值，寻找出现问题的地方，发现由于导线接触不良导致电路不能稳定正常的工作。再者，在焊接第一个电路时，由于连线较复杂，对焊接电路还没有进入状态，忘记连接电源线，个别使能端也被忽略，在连接以后的电路中，都先连接电源和使能端，并且保证导线连接紧固，调试的时候相对秒计时电路容易了好多。16武汉理工大学数字电子技术基础课程设计说明书最后在多次调试之后，终于完成了电路的焊接，实现了数字钟的功能。5 心得体会这次课设给我机会把自己所学的知

26、识简单地运用到实际中，虽然数字钟在生活中很常见，但是之前也停留在使 用的阶段，它的基本工作原理并没有认真思考过。刚刚开始设计的时候既是兴奋又是紧张，想着可以动手做出自己的作品，又怕做出的东西不满意甚至不能实现基本功能，不过最后发现并没有想象中的那么难。最后实现功能后，总算是松了一口气。设计电路过程中，这个电路的核心部分是计时单元，集成计数器比较熟悉的有 74LS161、74LS90、74LS192 等芯片，最后选定 74LS161 和 74LS90 设计电路。由于 74LS90 芯片本身具有十进制的功能，设计起来简单一些。 74LS161 则相对复杂一些，除了单个芯片的进制设计，还要考虑计时 单元的清零问题，比较全面的考察了数电的知识掌握和运用能力。对于电路图的绘制，选择用 Multisim 软件绘制，在这个学期的空闲时间学了一些这个软件的基本使用方法，基本会用它画出简单的电路，但是这是第一次用它来设计电路。虽然都是用它来放置器件 、连线，但是之前只是画出已经设计好的电路，画的过程中比没有真正的锻炼自己的思考能力，只是验证电路所能实现的功能，让抽象的知识具体化了一点。通过这次课设，我发现，仿真虽然有一些设置可以跟接近一些实际，但是离真正的实际还差了很远，所以一些电路虽然在仿真上能够实现功能，但是在有 必要