第20章习题1门电路与组合逻辑电路.docx

1、第20章习题1门电路与组合逻辑电路第20章习题1-门电路与组合逻辑电路LTA.B.C.t2 C. t3 解：AS10211I图示逻辑电路的逻辑式为( )。 A. B. C. 解：BS10212I逻辑电路如图所示，其功能相当于一个( )。A.门B.与非门C. 异或门解：CS10216B图示逻辑电路的逻辑式为( )。A. A+BB. C. AB+解：CS10217B逻辑图如图（a）所示，输入A、B的波形如图（b），试分析在t1瞬间输出F为( )。A.“1”B.“0”C.不定解：BS10218B图示逻辑符号的逻辑状态表为( )。ABFABFABF000000001010011011100101101

2、111111110 A. B. C. 解：BS10219B逻辑图和输入A的波形如图所示，输出F的波形为( )。解：（b）S10220B图示逻辑符号的状态表为( )。 A. B. C. ABFABFABF000000001010011011100101101111111110解：CS10221B逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻，应是( )。A.t1B.t2C.t3解：AS10225B逻辑门电路的逻辑符号如图所示，能实现FAB逻辑功能的是( )。解：（a）S10214I逻辑图和输入A，B的波形如图所示，分析当输出F为的时刻应是( )。A.t1B.t2C.t3解：CS10

3、217I图示逻辑电路的逻辑式为( )。A. B. C. 解：AS10221I逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是( )。 A. t1 B. t2C. t3 解：CS10222I逻辑图和输入A，B的波形如图所示，分析当输出F为“0”的时刻应是( )。 A. t1 B. t2 C. t3 解：BS10226B三态输出“与非”门电路的输出比正常的“与非”门电路多一个状态是( )。 A. 高电平 B. 低电平 C. 高阻解：CS10229B逻辑图和输入A，B的波形如图所示，分析当输出F为“1”的时刻应是( )。A.t1B.t2C.t3 解：CS10209B逻辑符号如图所示，

4、其中表示“与非”门的是( )。解：（d）S10210B“异或”门的逻辑式为( )。 A. FAB+AB B. F+AB C. F解：CS10223I图示逻辑电路的逻辑式为( )。 A. B. C. 解：AS10401I已知各逻辑门输入A、B和输出F的波形如下图所示，要求写出F的逻辑表达式，并画出逻辑电路。解S10503B写出如图所示电路的输出函数Y的表达式，并分析逻辑功能。解：逻辑函数Y的表达式列出真值表：A B CYA B CY0 0 011 0 000 0 101 0 100 1 001 1 000 1 101 1 11由真值表可知，当A、B、C三个变量的取值一致时，Y= 1，否则Y= 0

5、。即该电路具有“判一致”的逻辑功能。S10504B证明图（a）、（b）两电路具有相同的逻辑功能。解：图（a）逻辑函数Y的表达式图（b）逻辑函数Y的表达式可见，两电路具有“异或”的逻辑功能。S10505G为提高报警信号的可靠性，在有关部位安置了3个同类型的危险报警器，只有当3个危险报警器中至少有两个指示危险时，才实现关机操作。试画出具有该功能的逻辑电路。C B AL0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010111解：在危急情况下，报警信号A、B、C为高电平1，且当输出状态F为高电平1时，设备应关机。其真值表如下：由真值表可写出“与或”表达式：化简为

6、：逻辑图，如下图所示。或者：用与非门 =其逻辑电路略。S10504N某设备有开关A、B、C，要求：只有开关A接通的条件下，开关B才能接通；开关C只有在开关B接通的条件下才能接通。违反这一规程，则发出报警信号。设计一个由“与非门”组成的能实现这一功能的报警控制电路。解： 由题意可知，该报警电路的输入变量是三个开关A、B、C的状态，设开关接通用1表示，开关断开用0表示；设该电路的输出报警信号为F，F为1表示报警，F为0表示不报警。可列出真值表：根据真值表做出卡诺图如下图（a）所示。利用卡诺图对逻辑函数进行化简，得到最简逻辑表达式：根据逻辑表达式画出逻辑图，就得到题目所要求的控制电路如图（b）所示。

7、A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101110100S10405G可否将“与非门”、“或非门”、“异或门”当做“反相器”使用？如果可以，其输入端应如何处理并画出电路图。解：如右图所示。S11101I组合逻辑电路的设计步骤为：（1） ；（2） ；（3）简化和变换逻辑表达式，从而画出逻辑图。 解：由电路的功能要求，列出真值表；（2）由真值表写出逻辑表达式；S11102B分析组合逻辑电路的步骤为：（1） ；（2） ；（3） ；（4）根据真值表和逻辑表达对逻辑电路进行分析，最后确定其功能。解：由逻辑图写出个输出端逻辑表达式、化简和变换各逻辑表达式

8、、列出真值表S11102I如图所示逻辑图，逻辑表达式= ；= 。解：；S11201I如图所示逻辑电路其逻辑表达式为( )。 A. B. C. D. 解：DS11202B组合逻辑电路任何时刻的输出信号与该时刻的输入信号( )，与电路原来所处的状态( )。 A. 无关，无关 B. 无关，有关 C. 有关，无关 D. 有关，有关解：CS11202I半加器的本位和输出端的逻辑关系是( )。 A. 与非 B. 或非 C. 与或非 D. 异或解：DS11203G已知选出下列可以肯定使的情况是( )。 A. B. C. D. E. 解：DS11203N图示为一简单的编码器，其中E、F、G是一般信号，A、B是

9、输出量，为二进制代码变量。今令 AB = 10 ，则输入的信号为1的是( )。 A. E B. F C. G解：BS11301B编码器，译码器，数据选择器都属于组合逻辑电路。( )解：S11301N全加器的输出不仅取决于输入，同时还取决于相邻低位的进位，因此说全加器属于时序逻辑电路。( )解：S11302B用二进制代码表示某一信息称为编码。反之把二进制代码所表示的信息翻译出来称为译码。( )解：S11302G在下列电路中，试问哪些电路能实现的逻辑关系？解： A.、B.、C.S11102G一个三变量排队电路，在同一时刻只有一个变量输出，若同时有两个或两个以上变量为1时，则按A、B、C的优先顺序通

10、过，若FA1表示A通过，FB、FC为1表示B、C通过，FA、FB、FC为0时表示其不通过，则表示变量A、B、C通过的表达式：FA ，FB = ，FC 。解：A、S11213B半加器逻辑符号如图所示，当A=“0”，B=“0”时，C和S分别为( )。A.、B.、C.、解：CS11218B半加器的逻辑图如下，指出它的逻辑式为( )。 A. 、 B. 、 C. 、解：AS11219B全加器逻辑符号如图所示，当Ai=“1”，Bi=“1”，Ci-1=“1”时，Ci和Si分别为( )。A. Ci = 1 、Si = 0B. Ci = 0 、Si = 1 C. Ci = 1 、Si = 1解：CS11207B

11、全加器逻辑符号如图所示，当Ai=“1”，Bi=“1”，Ci-1=“0”时，Ci和Si分别为( )。A. Ci = 0、0 B. 1、1 C. 1、0解：CS11206B半加器逻辑符号如图所示，当A=“1”，B=“1”时，C和S分别为( )。A. C = 0、S = 0 B. C = 0、S = 1 C. C = 1、S = 0解：CS11403B设计一个半加器电路（要求：列出真值表，写出逻辑式，画出逻辑电路）。解：由半加器概念即只考虑两个一位二进制数A和B相加，不考虑低位来的进位数称半加：列出半加器真值表（a），其中，S为本位和数，C为向高位送出进位数由真值表可直接得出逻辑式： 、由逻辑式可画

12、出逻辑电路（b）。S11220B图示逻辑电路的逻辑式为( )。 A. B. C. 解：CS11213I逻辑电路如图所示，其逻辑功能相当于一个( )。 A. “与”非门 B. “异或”门 C. “与或非”门解：CS11404I写出图中所示电路的最简“与或”表达式。解：F = = S11501B写出如图所示电路的逻辑表达式，并将其化简再用最简单的组合电路实现之。解：最简电路如下图所示。S11501G组合逻辑电路设计：某产品有A、B、C、D四项质量指标，A为主要指标。检验合格品时，每件产品如果有包含主要指标A在内的三项或三项以上质量指标合格则为正品，否则即为次品。试设计一个全部用“与非门”组成的结构最简的正品检验机。解：（1）对于A、B、C、D中任何指标，合格时用1表示，不合格时用0表示，检验结果正品用1表示，次品用0表示，列真值表如（a）。（2）化简作卡诺图（b），得表达式： （3）逻辑电路如图（c）。S11502G用“与非门”设计一组合逻辑电路，输入为四位二进制数，当数时，输出，其余情况。解：S11405I有一个能将两个一位二进制数A、B进行比较的数字比较器，其逻辑状态列于下表中。试写出各输出的逻辑式，并画出逻辑图。输 入输 出A BY1(AB) Y1(AB) Y1(AB)解：填