数电课程设计报告.docx

1、数电课程设计报告数字电子技术课程设计题 目数字式竞赛抢答器院 系信息工程学院班 级学 号2012550717学生姓名指导教师完成时间2014年11月26日目录1设计目的2设计指标：三总体框图设计：4功能模块设计：五实验仪器、工具六元件清单七总结一设计目的： 通过多路数字数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路，时序电路，编程器件和任意集成电路的综合使用和设计方法，熟悉掌握优先编码器，触发器，计数器，单脉冲触发器，555路，译码，编码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。达到数字实验课程大纲要求掌握的基本内容。 二. 设计指标：（1）设计一

2、个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。（3）设置一个主持人“复位”按钮。（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出23秒的音响。 （5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。三总体框图设计：整体电路分为：主电路与计分电路。主电路：该部分由抢答与控制开关电路，优先编码电路，锁存器，译码器电路，显示电路控制电路，报警电路组成。扩展电路：预制控制电路，计分电路，译码电路与显示电路组成。优先编码电路

3、选用的芯片为74ls14874ls148的引脚图与真值表：锁存电路选用的芯片是74ls279，引脚图与真值表：译码器电路选用的芯片为74ls48，引脚图和真值表：报警电路选用NE555，引脚图和真值表：扩展电路的计分电路选用芯片74ls192，引脚图和真值表：四：功能模块设计：1.抢答部分与报警部分电路原理图原理描述：芯片74ls148，74ls279，74ls48与七段共阴数码管构成抢答显示电路，选手通过按轻触开关抢答，74ls148的输入端D1，D2，D3，D4，D5，D6，D7（D0接高电平是因为输出的数字为1-7）采集开关一端的电平状态，低电平有效，D7优先级最高，并且分别编码，输出给

4、74ls279的三个独立锁存器的s端，将判断输入有无的输出信号GS的状态输出给74ls279的第四个锁存器(将其称为控制锁存器)的s端，其R端接主持人复位开关的一端，Q端接另外三个锁存器的R端用来控制锁存与清零，Q端还与74ls48的灭零输入端BI/RBO相连，用来控制数码管的显示（当主持人按复位键时数码管不显示）。抢答经过编码，锁存，分别进行了一次反码操作所以最后输入到74ls48的数据能正确显示抢答的编号。端口状态分析： 时刻端口主持人复位开关未按下主持人复位开关按下主持人开关断开抢答开关按下抢答开关断开控制锁存器的R端 H L H H控制锁存器的端（GS端） H H H LH控制锁存器Q

5、端（其余锁存器端）H 保持 L L(保持)H H其余锁存器Q端 保持 L L(保持)与编码输出相对应，输出为编码输出的反码保持其余锁存器端 全为H全为H全为H不全为H，与编码输出相对应全为H74ls148的使能端EIH L芯片工作 L芯片工作H芯片不工作H芯片不工作74ls48的BI/RBO H 保持 L数码管不工作 L数码管不工作 H数码管工作 H数码管工作报警部分由两块NE555构成，一块NE555构成单稳态触发电路用作定时器，一块NE555构成多谐振荡电路此处用于输出占空比一定的脉冲驱动蜂鸣器发声。当复位时，74ls00输出出现一个负脉冲后变为高电平，单稳态触发电路中5V电源对C2进行充

6、电后放点，充电常数便是定时的时长T=1.1R16*C2，此时单稳态触发电路输出由仿真图中的红线表示，控制了后面多谐振荡电路输出脉冲的有效时间。A1构成多谐振荡器，振荡频率为：f0=1/(R18+R19)*C3*ln2=1.43/(R18+R19)*C32：计分电路部分原理图：原理分析：74ls192为可预制数同步可逆十进制双时钟计数器，设计目标是要求是设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。要显示三位数所以选用了三块数码管，最低位始终显示零，实际上就只需要完成两位数的可加可减的计分电路，因此用两块192，一块为低位一块作为高位。此计分电路有三种

7、模式：置数，清零，加减操作所以清零开关位置如如图所示。清零模式：CLR为有效电平高电平，所以该端口的常态为低电平。置数模式：要求CLR清零端为无效状态及为低电平，置数端PL为低电平有效状态，将低位输入P0，P1,P2，P3的值0000置入，使得输出Q0，Q1，Q2，Q3为0000,；将高位输入P0，P1，P2，P3的值0001置入，使得输出Q0，Q1，Q2，Q3为0001，PL常态为高电平，所以置数开关位置如如图所示。加减模式：通过给低位192的CPu（CPd）一个正跳变沿既可以实现加（减）1的操作，进位（借位）TCu（TCd）输出到高位192的加（减）输入端。再并行输出到74ls48译码进而

8、通过数码管显示出来。因为由逻辑真值表可知，在加（减）操作的时候，减（加）的计数端应该为高，所以计数端的常态为高电平，所以电路的开关的位置如图中所示。五：实验仪器、工具万用表，剥线钳，电烙铁，洞洞板，镊子，剪刀六：使用元器件元器件名称型号封装数量优先编码器74LS148DIP161RS锁存器74LS279DIP161显示译码器74LS48DIP163可预制数同步可逆十进制双时钟计数器74LS192DIP162两输入四与非门74LS00DIP141555定时器NE555DIP82共阴极数码显示器SM120561D38DIP103蜂鸣器1电阻100R,240R,680R,1k,1.2K,10K1+14+7+2+14+3排阻10K1电解电容1u，3.3ufDIP1,1瓷片电容103,104DIP2，1轻触开关10七.总结：