数电课程设计报告.docx
《数电课程设计报告.docx》由会员分享，可在线阅读，更多相关《数电课程设计报告.docx（10页珍藏版）》请在冰豆网上搜索。
数电课程设计报告
数字电子技术课程设计
题目
数字式竞赛抢答器
院系
信息工程学院
班级
学号
2012550717
学生姓名
指导教师
完成时间
2014年11月26日
目录
1．设计目的
2．设计指标：
三．总体框图设计：
4．功能模块设计：
五．实验仪器、工具
六．元件清单
七．总结
一．设计目的：
通过多路数字数字抢答器的设计实验，要求学生回顾所学数字电子技术的基础理论和基础实验，掌握组合电路，时序电路，编程器件和任意集成电路的综合使用和设计方法，熟悉掌握优先编码器，触发器，计数器，单脉冲触发器，555路，译码，编码/驱动电路的应用方法，熟悉掌握时序电路的设计方法。
达到数字实验课程大纲要求掌握的基本内容。
二.设计指标：
（1）设计一个可容纳7组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
（2）抢答器具有第一信号鉴别和锁存功能，使除第一抢答者外的按钮不起作用。
（3）设置一个主持人“复位”按钮。
（4）主持人复位后，开始抢答，第一信号鉴别锁存电路得到信号后，由指示灯显示抢答组的编号，同时扬声器发出2~3秒的音响。
（5）设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
三．总体框图设计：
整体电路分为：
主电路与计分电路。
主电路：
该部分由抢答与控制开关电路，优先编码电路，锁存器，译码器电路，显示电路控制电路，报警电路组成。
扩展电路：
预制控制电路，计分电路，译码电路与显示电路组成。
优先编码电路选用的芯片为74ls148
74ls148的引脚图与真值表：
锁存电路选用的芯片是74ls279，引脚图与真值表：
译码器电路选用的芯片为74ls48，引脚图和真值表：
报警电路选用NE555，引脚图和真值表：
扩展电路的计分电路选用芯片74ls192，引脚图和真值表：
四：
功能模块设计：
1.抢答部分与报警部分电路原理图
原理描述：
芯片74ls148，74ls279，74ls48与七段共阴数码管构成抢答显示电路，选手通过按轻触开关抢答，74ls148的输入端D1，D2，D3，D4，D5，D6，D7（D0接高电平是因为输出的数字为1--7）采集开关一端的电平状态，低电平有效，D7优先级最高，并且分别编码，输出给74ls279的三个独立锁存器的s端，将判断输入有无的输出信号GS的状态输出给74ls279的第四个锁存器（将其称为控制锁存器）的s端，其R端接主持人复位开关的一端，Q端接另外三个锁存器的R端用来控制锁存与清零，Q端还与74ls48的灭零输入端BI/RBO相连，用来控制数码管的显示（当主持人按复位键时数码管不显示）。
抢答经过编码，锁存，分别进行了一次反码操作所以最后输入到74ls48的数据能正确显示抢答的编号。
端口状态分析：
时刻
端口
主持人复位开关未按下
主持人复位开关按下
主持人开关断开
抢答开关按下
抢答开关断开
控制锁存器的R端
H
L
H
Ｈ
H
控制锁存器的Ｓ端（GS端）
H
H
H
L
H
控制锁存器Q端（其余锁存器Ｒ端）
H
保持
L
L
（保持）
H
H
其余锁存器Q端
保持
L
L
（保持）
与编码输出相对应，输出为编码输出的反码
保持
其余锁存器Ｓ端
全为 H
全为 H
全为H
不全为H，与编码输出相对应
全为H
74ls148的使能端EI
H
L
芯片工作
L
芯片工作
H
芯片不工作
H
芯片不工作
74ls48的BI/RBO
H
保持
L
数码管不工作
L
数码管不工作
H
数码管工作
H
数码管工作
报警部分由两块NE555构成，一块NE555构成单稳态触发电路用作定时器，一块NE555构成多谐振荡电路此处用于输出占空比一定的脉冲驱动蜂鸣器发声。
当复位时，74ls00输出出现一个负脉冲后变为高电平，单稳态触发电路中5V电源对C2进行充电后放点，充电常数便是定时的时长T=1.1R16*C2，此时单稳态触发电路输出由仿真图中的红线表示，控制了后面多谐振荡电路输出脉冲的有效时间。
A1构成多谐振荡器，振荡频率为：
f0=1/（R18+R19）*C3*ln2=1.43/（R18+R19）*C3
2：
计分电路部分原理图：
原理分析：
74ls192为可预制数同步可逆十进制双时钟计数器，设计目标是要求是设置一个计分电路，每组开始预制100分，由主持人计分，答对一次加10分，答错一次减10分。
要显示三位数所以选用了三块数码管，最低位始终显示零，实际上就只需要完成两位数的可加可减的计分电路，因此用两块192，一块为低位一块作为高位。
此计分电路有三种模式：
置数，清零，加减操作所以清零开关位置如如图所示。
清零模式：
CLR为有效电平高电平，所以该端口的常态为低电平。
置数模式：
要求CLR清零端为无效状态及为低电平，置数端PL为低电平有效状态，将低位输入P0，P1,P2，P3的值0000置入，使得输出Q0，Q1，Q2，Q3为0000,；将高位输入P0，P1，P2，P3的值0001置入，使得输出Q0，Q1，Q2，Q3为0001，PL常态为高电平，所以置数开关位置如如图所示。
加减模式：
通过给低位192的CPu（CPd）一个正跳变沿既可以实现加（减）1的操作，进位（借位）TCu（TCd）输出到高位192的加（减）输入端。
再并行输出到74ls48译码进而通过数码管显示出来。
因为由逻辑真值表可知，在加（减）操作的时候，减（加）的计数端应该为高，所以计数端的常态为高电平，所以电路的开关的位置如图中所示。
五：
实验仪器、工具
万用表，剥线钳，电烙铁，洞洞板，镊子，剪刀
六：
使用元器件
元器件名称
型号
封装
数量
优先编码器
74LS148
DIP16
1
RS锁存器
74LS279
DIP16
1
显示译码器
74LS48
DIP16
3
可预制数同步可逆十进制双时钟计数器
74LS192
DIP16
2
两输入四与非门
74LS00
DIP14
1
555定时器
NE555
DIP8
2
共阴极数码显示器
SM120561D38
DIP10
3
蜂鸣器
1
电阻
100R,240R,680R,1k,1.2K,10K
1+14+7+2+14+3
排阻
10K
1
电解电容
1u，3.3uf
DIP
1,1
瓷片电容
103,104
DIP
2，1
轻触开关
10
七.总结：
升级会员 