1、数据选择器例4 试画出74LS138和门电路产生如下逻辑函数的逻辑图解：从三变量卡诺图看出在译码器一节中我们看到74LS138在译码器工作状态下（，）其8个输出引脚的输出是8个最小项取反：即同理可得3.3.3 数据选择器一、数据选择器的工作原理（以TTL集成数据选择器74LS153为例）图3.3.20 双4选1数据选择器74LS153由图可知若则；则的情况与完全相同，其功能表如下：对于CMOS集成数据选择器CC14539不要求掌握工作原理，只要会使用，即掌握其功能表（与74LS153同）即可例3 用两个4选1数据选择器组成一个8选1数据选择器本图中的74LS153换成CC14539也可以从图中
2、看出1)， 4)， 列出功能表如下：显然这是一个8选1的数据选择器。二、用数据选择器设计组合逻辑电路补充：带全能使能端的二进制译码器（如74LS138）例5 试用4选1数据选择器产生逻辑函数解：4选1数据选择器处于工作状态（）时将与上式比较如果令，将化为只要让， 3.3.4 加法器一、1位加法器不带进位加为半加，带进位加为全加。在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。这种运算称为全加，所用的电路称为全加器。根据二进制加法运算规则可列出1位全加器的真值表，如表3.3.9所示表3.3.9 全加器的真值表画出图3.2.26所示的S和CO的卡诺图，采用合并0再求反的化简方法得到图3.3.27（a）双全加器74LS183的逻辑图就是按式（3.3.25）组成的。全加器的电路结构还有多种其他形式，但它们的逻辑功能都必须符合表3.3.9给出的全加器真值表。图3.3.26 全加器的卡诺图图3.3.27 双全加器74LS183（a）逻辑图 （b）图形符号
升级会员 