数据选择器.docx

数据选择器.docx

《数据选择器.docx》由会员分享，可在线阅读，更多相关《数据选择器.docx（8页珍藏版）》请在冰豆网上搜索。

数据选择器

例4试画出74LS138和门电路产生如下逻辑函数的逻辑图

解：

从三变量卡诺图看出

在译码器一节中我们看到74LS138在译码器工作状态下（

，

）其8个输出引脚的输出是8个最小项取反：

即

同理可得

3.3.3数据选择器

一、数据选择器的工作原理（以TTL集成数据选择器74LS153为例）

图3.3.20双4选1数据选择器74LS153

由图可知若

则

；

则

的情况与

完全相同，其功能表如下：

　对于CMOS集成数据选择器CC14539不要求掌握工作原理，只要会使用，即掌握其功能表（与74LS153同）即可

例3用两个4选1数据选择器组成一个8选1数据选择器

本图中的74LS153换成CC14539也可以

从图中看出

1）

，

，

4）

，

，

列出功能表如下：

显然这是一个8选1的数据选择器。

二、用数据选择器设计组合逻辑电路

补充：

带全能使能端的二进制译码器（如74LS138）

例5试用4选1数据选择器产生逻辑函数

解：

4选1数据选择器处于工作状态（

）时

将

与上式比较

如果令

，

将

化为

只要让

，

，

，

3.3.4加法器

一、1位加法器

不带进位加为半加，带进位加为全加。

在将两个多位二进制数相加时，除了最低位以外，每一位都应该考虑来自低位的进位，即将两个对应位的加数和来自低位的进位3个数相加。

这种运算称为全加，所用的电路称为全加器。

根据二进制加法运算规则可列出1位全加器的真值表，如表3.3.9所示

表3.3.9全加器的真值表

画出图3.2.26所示的S和CO的卡诺图，采用合并0再求反的化简方法得到

图3.3.27（a）双全加器74LS183的逻辑图就是按式（3.3.25）组成的。

全加器的电路结构还有多种其他形式，但它们的逻辑功能都必须符合表3.3.9给出的全加器真值表。

图3.3.26全加器的卡诺图

图3.3.27双全加器74LS183

（a）

逻辑图（b）图形符号