PMD701腕表设计论文洪年伟解析.docx
《PMD701腕表设计论文洪年伟解析.docx》由会员分享，可在线阅读，更多相关《PMD701腕表设计论文洪年伟解析.docx（20页珍藏版）》请在冰豆网上搜索。
PMD701腕表设计论文洪年伟解析
毕业设计论文
模拟腕表电路PMD703的芯片设计
系电子信息工程系
专业微电子技术姓名洪年伟
班级微电103学号1001113127
指导教师席筱颖 职称讲师
指导教师居水荣 职称高工
设计时间2012.9.19－2011.1.4
目录
目录2
第一章引言3
第二章设计工具及运用4
1.1电路提取4
1.1.1提图5
1.1.2ERC检查6
1.1.3导出网表并整理7
1.2电路仿真8
1.2.1Hspice仿真介绍8
1.2.2电路仿真过程8
1.2.3输入网表文件（.sp）的编辑9
第三章数字电路仿真结果11
3.1电器规则及整理后的电路图12
3.1.1电器规则12
3.2数字电路12
3.2.1分频电路12
3.2.2RESET仿真14
3.2.3MOT输出仿真15
3.3PMD703电路应用实例17
第四章总结18
致谢：
19
参考文献：
20
摘要：
本论文以数字逻辑的仿真测试展开，主要运用candence软件，和Hspice仿真工具对模拟腕表电路PMD703进行了整理及性能测试，本次设计的电路选用中上华公司的0.5μmCMOS工艺库模型进行仿真。
PMD703（系列）是一个CMOS工艺。
这个电路是一个32768赫兹晶体振荡器模拟马达驱动，1.5V电池供电，这个输出频率可以设置为1赫兹或16赫兹的掩膜选项。
输出脉冲宽度由光罩选择，由0.98MS递增到30.3MS，该电路具有低功耗、高稳定性的特点。
关键词：
仿真测试；腕表电路PMD703；CMOS工艺。
第一章引言
我国自二十世纪五十年代生产首款手表以来，钟表产业取得了长足的发展。
如今，我国每年的手表产量达十四亿块，时钟产量达六亿台，分别占世界总产量80％和90％以上，成为钟表生产的第一大国。
中国钟表行业发展虽然取得长足的进步，但是也不能忽视中国企业及其品牌在国际市场上的信誉度和影响力微乎其微，占据世界70%的产量却只占世界30%的产值。
钟表行业存在的问题也是显而易见的。
产业转型滞后于消费结构的升级；钟表产品的结构性矛盾突出。
一方面中低档产品积压严重，其生产能力大量过剩，另一方面，适应高消费的有效供给不足，其技术含量高、质量好的高档名牌产品仍然依靠进口。
因此，当前中国钟表行业需要加快技术创新步伐，发展企业的核心技术；努力提高产品品质，打造国产钟表精品；搞好产品结构调整，适应市场变化；抓好员工队伍建设，引进和培养人才等。
以此提高中国的中国行业的国际竞争力。
手表可分类为：
机械表，电子表，石英表，其中石英表是用“石英晶体”作为振荡器，通过电子分频去控制马达运转，带动指针，走时精度很高。
电子行针表．即是将电子机芯与石英机芯组合而成的，既有电子显示又有表针行走指示的手表．这类机芯如西铁城（CitizenMiyotaCo.,Ltd）的T250机芯。
现在是石英手表要比20年前省电，大多数手表电池都可以使用二年以上，原因在于一方面IC电路的技术水平提高了，另一方面也在于马达驱动方式的改进。
石英手表电路里，有两个会自动改变的，一个是计数电路的频率输出，也叫做“逻辑调频”，石英振子不再一定被精确的校正到32768Hz的振荡频率上了，而双石英振子的石英手表还可以根据温度变化，由IC电路自动校正频率（也就是精度）；再有就是“变脉宽”驱动输出，也就是说，步进马达的驱动脉冲信号并不固定。
模拟腕表电路采用CMOS的工艺设计完成，在MOS型集成电路中MOS（金属氧化物半导体）是最基本的组成单位。
MOS型集成电路具有功耗低，抗干扰能力强和速度快的特点，是一种性能优异的集成电路。
在一般逻辑电路、大规模存贮器以及微处理机、电子手表等领域，都得到了广泛的应用。
这类电路其中重要的脉冲指标通过掩膜选项来实现，输出脉冲的频率也能通过掩膜选项来实现。
本论文针对手表马达的特点，通过分析同类产品的实现方式，采用全定制的设计方法，来完成该电路的逻辑设计并与版图设计人员一道完成该电路的整个设计，然后通过集成电路加工和测试，对比该电路的各项指标以及功能和性能,设计了一套驱动控制电路，通过对该电路的仿真与测试，得到了令人满意的结果。
第二章设计工具及运用
1.1电路提取
电路提取是将芯片电子照片上的电路以符号的形式表现出来，电路提取是在Windows下用上海宜硕公司提供的NetEditor软件进行的，步骤如图
（1）所示。
图
（1）网表提取流程
1.1.1提图
运用提图工具将图
（2）上芯片照片的线网，单元提取出来。
（a）（b）（c）
图
（2）芯片层次图
图（a）为注入层图像，在提图时，需要对注入类型进行判断，以区分晶体管的类型，即判断晶体管是P型管还是N型管，PMD703以n型为衬底做p管，n管做在p阱中，图中白色地方为n型衬底，暗的为p阱。
图（b）为多晶层图像，多晶层用来看清管子连接，图中淡红色就是多晶。
图（c）为金属层，用来判断单元，器件之间的链接关系，图中棕色的就为金属。
（1）线网提取
电路线网的提取就是照片上的金属线画出电路单元连接线的过程，依照金属线将各层电路线逐一画出，对一铝图层，只需画出通道中引线，单元条中无需画出。
其它层铝应全部描出，包括悬空线头（dummy除外）。
在画线状态时，鼠标右键自动画线；SHIFT+右键，剪断引线；CTRL+右键,连接引线。
画线时一定要根据照片进行照描，即使有很短的引线，而三层叠孔无需描出，在画线时发现有不清楚的铝线，定用芯片在显微镜下进行确认，并在照片上对结果进行标注。
每层数据描完后进行目检，确保无遗漏。
（2）打孔
打孔为了让不同层次的线连接起来，从顶层往下逐层完打孔。
对同层数据和邻层数据可直接用Q键融合,利用实心画笔加方向键也可对数据进行融合。
打孔采用逐屏扫描方式，枚举所有悬空线头和多叉头,检查有无遗漏十字孔，把通孔层大小设为最大，隐掉其它层次，逐屏扫描。
（3）单元提取
电路单元的提取就是将照片上的电路逻辑进行识别，然后用单元框划出照片上的单元部分的图形，并且在器件的接触空处加上单元端口的过程。
每一种新建的单元上有一个模板和一个实例，模板代表了单元的种类，提取CMOS电路图的基本构建模块有：
晶体管（PMOS管、NMOS管），逻辑门，电阻，电容等等。
能提成逻辑门的尽量提成逻辑门，不要提成单管，这样可以减少逻辑整理时的工作量。
（4）引脚连接：
将提取单元的引脚，连到线网上。
1.1.2ERC检查
ERC检查主要是为了对提图过程中出现的错误进行修改，以便后面的逻辑整理和仿真。
下面就简单介绍下主要注意的问题和解决办法。
（1）悬空线头
悬空线头会对电路的功能产生影响，所以在提取电路图的过程中应尽量避免。
产生悬空线头的原因很多，主要归纳为以下几点：
A、通孔或连接点处有小线头未去除。
产生该情况，解决的方法是：
按Insert键将画笔空心圈移至报错出按Q便可除去。
有的线头是可除去的，或者在画笔状态下将空心圈移至线头处按F9，便会标记上悬空标记。
B、线网断连：
同层画线或邻层画线本应相连却未连接。
按下Insert键将画笔空心圈移至报错处按Q便可连接上。
C、未连引脚：
一些单元的端口漏连。
通过对实图的分析判断，将其正确连接便可。
有的引脚确实未与任何器件相连，则给此报错端口打上悬空标记便可。
（2）悬空的引脚连接器
A、是由于工作人员在变动单元模版后，未修正各引脚的连接，致使模版以及以此模板的实例单元各引脚出现此类错误。
B、重叠的引线孔，由于误操作引起的。
（3）多个输出接在一起：
数字电路只有3态输出的几个端口可以短接在一起，像反相器，与非门等一般是不会输出短接在一起的。
（4）主要还有的错误有：
只有输入没有输出的线网，没有引脚的线网。
通过ERC检查，可以查出在提取电路时产生的错误并改正。
1.1.3导出网表并整理
导出网表到candence中得到电路图如图（3），然后进行整理。
整理就是为了让提取的电路图有序的排列起来，根据不同的功能，划分出几个模块。
整理可以从整个网表的端口入手，也可以从大的数字单元入手，也可以依据照片上的方位将器件分成各个模块，再从模块入手，将一个个器件整理成一个个小的模块，再将小模块组合成大模块，最后分析功能进行划分，大致确定模块的功能，完成电路整理。
整理后总体的电路图如图（4）
图（3）导出到candence中的电路图
图（4）整理后的整体电路图
1.2电路仿真
1.2.1Hspice仿真介绍
HSPICE是MetaSoftware公司为集成电路设计中的稳态分析，瞬态分析和频域分析等电路性能的模拟分析而开发的一个商业化通用电路模拟程序，它在柏克莱的SPICE（1972年推出），MicroSim公司的PSPICE（1984年推出）以及其它电路分析软件的基础上，又加入了一些新的功能，经过不断的改进，目前已被许多公司、大学和研究开发机构广泛应用。
HSPICE可与许多主要的EDA设计工具，诸如Candence,Workview等兼容，能提供许多重要的针对集成电路性能的电路仿真和设计结果。
1.2.2电路仿真过程
进行电路仿真是为了通过观察输出波形的正确性来判断模块路基功能的正确性。
首先我们要有一个设计指标，像输入输出的电压电流的、输出脉冲的宽度和频率、电源电压等都要合符芯片设计的性能标准。
然后再初步确定电路的初始方案以及电路元器件的参数，将这些参数以文件的形式输入，然后加入激励文件用Hspice工具进行仿真，分析电路性能是否满足要求，不满足要求要继续修改电路参数和电路结构然后继续仿真直到性能满足要求。
图（5）是仿真的流程图。
图（5）仿真流程图
1.2.3输入网表文件（.sp）的编辑
HSPICE采用自由格式输入。
语句中的域由一个或多个空格，一个Tab，一个逗号，一个等号或一个左/右圆括号分开。
除UNIX系统中的文件名外，不予区分大写或小写字母。
每行语句长度限于80个字符以下。
一个语句如在一行写不下，可以用续号继续下去。
续行以“+”作为第一个非数值、非空格字符。
输入网表文件不能被“打包”，也不能被压缩。
输入网表文件中不要采用特殊的控制字符。
在输入网表文件中要加入电路的输入激励和源，Hspice中的激励源分为独立源和受控源两种，这里我们仅简单介绍独立源。
独立源有独立电压源和独立电流源两种，分别用V和I表示。
他们又分为直流源，交流小信号源和瞬态源，可以组合在一起使用。
（a）直流源
VXXXXN+N-DCVALUE
IXXXXN+N-DCVALUE
例如：
VCC10DC5v（表示节点1,0间加电压5v）
（b）交流小信号源
VXXXXN+N-AC>
IXXXXN+N-AC>
其中，ACMAG和ACPHASE分别表示交流小信号源的幅度和相位。
例如：
V110AC1v（表示节点1,0间加交流电压幅值1v，相位0）
（c）瞬态源
瞬态源有几种，以下我们均只以电压源为例，电流源类似:
（d）脉冲源（又叫周期源）
VXXXXN+N-PULSE（V1V2TDTRTFPWPER）
V1初始值，V2脉动值，TD延时，TR上升时间，TF下降时间，PW脉冲宽度，PER周期
例如：
V150PULSE（012NS4Ns4Ns20NS50NS）
（e）分段线性源
VXXXXN+N-PWL（T1V1）
其中每对值（T1，V1）确定了时间t＝T1是分段线性源的值V1。
例如：
V2VDD0PWL（00V，1ms1.5V）
如图（6）所示为该电路的仿真激励文件，其中以”*”为首字符的语句是注释语句，位置是任意的，它为非执行语句。
在输入文件的最后一行，要加入一个结束语句，用.END描述，必须设置。
图（6）输入网表文件（.sp）
第三章数字电路仿真结果
PMD701是一款CMOS硅栅工艺的模拟腕表时钟电路，应用在驱动步进电机的32768Hz晶振模拟手表中。
通过不同的版本选择，PMD701电路输出的时钟周期可以在1S到60S之间选择，同时输出脉宽可以从0.98ms到30.3ms之间0.98ms的整数倍数值中选择。
电路还提供一个片上的参考电压电路，用于降低功耗和提高稳定性。
3.1电器规则及整理后的电路图
3.1.1电器规则
PMD701产品生产后，需要具备一定的性能指标，这些指标给出测试时的依据。
表
（1）列出了该产品的电器规则。
表
（1）电器规则
VDD=1.5VVSS=0V
特性
符号
测试条件
最小值
典型值
最大值
单位
工作电压
VDD
1.2
1.55
1.8
V
静态电流
IDD
PMD703-15
NoLoad
230
350
nA
马达驱动电压
VM
RL=2KΩ
±1.4
±1.5
V
输出周期
TC
MaskOption
1/16
1
s
脉冲宽度
tM
MaskOption
3.9
6.8
ms
RESET输出频率
FRE
RESETasoutput
512
Hz
RESET防抖动时间
TRE
RESET=VDD
2
4
ms
RESET输入电流
IR
RESET=VDD
3
18
50
nA
起振电压
VST
−1.2
V
起振时间
TST
2
sec
3.2数字电路
数字电路主要包括以下几部分：
分频电路，RESET，MOTE1，2输出。
3.2.1分频电路
振荡器产生的32678Hz频率时钟信号最开始通过以下的分频电路图（7）进行分频。
图（7）分频电路
此电路是将计数器作为分频器使用，它是由6个T’触发器（图8）组成，计数脉冲CPN通过输入缓冲器加至触发器FF0的时钟脉冲输入端，每输入一个计数脉冲，FF0翻转一次。
FF1,FF2,FF3,FF4和FF5都以前级触发器的Q端输出作为触发信号，当Q0由1变0时，FF1翻转，其余类推。
分析其工作过程，可得到输出波形（图9）。
图（8）T’触发器
其中Q0的频率是CPN的1/2，即实现了2分频，Q1得到CP的4分频，以此类推，Q2，Q3，Q4，Q5分别对CP进行了8分频，16分频，32分频和64分频。
T’触发器是由T触发器变换而来，当T触发器的T输入端固定接高电平时（即T=1），代入式
，则
，也就是说，时钟脉冲每作用一次，触发器翻转一次，它的输入信号只有时钟信号，称T’触发器。
图（9）分频电路仿真波形
3.2.2RESET仿真
图（10）是RESET的部分电路图，在RESET端口处有一个宽长比比较大的MOS管，在这起到保护作用。
图（10）RESET部分电路
该部分的时序图如下：
图（11）RESET部分时序图
仿真图如下：
图（12）RESET仿真波形
从仿真波形中可以看出当从RESET端输入高电平时，经过一段去偶时间后整个数字电路将被复位。
最小的去偶时间是31.25ms，当RESET端口悬空或者接地，则下一个MOT脉冲将在一个时钟周期后出现。
3.2.3MOT输出仿真
PMD701电路包含两个推挽输出端口MOT1和MOT2见图（13）用于驱动双极步进电机。
输出周期和脉宽都可以通过备份选择，同时在MOT输出时还可以通过备份选择是否加入斩波。
图（13）MOT部分输出电路
该部分时序图如下：
图（14）MOT时序图
仿真图形如下
图（15）MOT仿真波形图
从仿真图中可以看出，本版本电路输出周期为1s，脉宽为5.9ms，符合我们的设计标准。
3.3PMD703电路应用实例
PMD703封装后具有七个端口，其主要端口名称如表
（2）所示。
表
（2）封装端口名称
图（16）是该产品典型应用的电路图,2,3端口是MOT输出接马达上，4端口接了个开关，1端口是VDD加了1.5V的电压。
图（16）芯片应用图
第四章总结
本论文涉及了模拟腕表电路PMD703设计的提图及数字部分的仿真，通过分析同类产品的实现方式，采用全定制的设计方法，来完成该电路的逻辑设计并与版图设计人员一道完成该电路的整个设计，然后通过集成电路加工和测试，对比该电路的各项指标以及功能和性能,设计了一套驱动控制电路。
在进行数字部分仿真的时候，我模拟出振荡器产生的32678Hz频率时钟信号加在分频电路的信号输入端，对数字部分进行的整体的仿真，分析MOT输出，RESET的波形符合我们的设计标准。
整个模拟电路能够达到预期的要求，并将芯片设计的版图进行了流片。
在这次毕业设计中，使我收益非浅，我系统地学习和总结了三年来所学的专业知识。
尤其在于，这次设计涉及到的课程使我有了深刻的理解，例如腕表电路原理及应用技术等。
还对一些专业软件和办公软件更加熟悉了如宜硕的NetEditor软件，cadence，Hspice仿真软件，Word2003等。
虽然这个设计做的也不太好，但是在设计过程中所学到的东西是这次课程设计的最大收获和财富，使我终身受益。
在这次毕业设计中我深刻地体会到，在动手设计以前，应该进行充分调查研究，根据所收集的资料进行系统分析，在脑海中形成一个具体的结构，再进行有计划的实施。
在三年的学习中，我现在发现我对理论知识的学习不够严谨，专业知道方面范围太小。
我现在深深体会到，自己要想在专业方面有所作为，不仅要有严谨认真，注重实践的科学态度，还要有较为全面系统和先进的专业知识。
从某一方面来说这次毕业设计可以认为顺利成功，但是，我能力有限，其中肯定有一些不足和欠缺的地方。
在以后的学习中我会时时提醒自己在以后的实践里会做到精益求精，不求最好，只求更好。
致谢：
大学的学习生活即将结束。
在此，我要感谢所有曾经教导过我的老师和关心过我的同学，他们在我成长过程中给予了我很大的帮助。
本文能够顺利完成，要特别感谢我的导师席老师和居老师，感谢各位老师的关心和帮助。
参考文献：
[1]康华光，邹寿彬，秦臻。
电子技术基础：
数字部分（第5版），高等教育出版社。
[2]李西平等编著。
电路与电路仿真分析，机械工业出版社。
[3]兰吉昌等编著。
数字集成电路应用260例/电子工程设计与应用百例系列，化学工业出版社。
升级会员 