卫恒电路CAD课程设计报告模板.docx
《卫恒电路CAD课程设计报告模板.docx》由会员分享，可在线阅读，更多相关《卫恒电路CAD课程设计报告模板.docx（15页珍藏版）》请在冰豆网上搜索。
卫恒电路CAD课程设计报告模板
电路CAD课程设计报告
设计题目：
数字式竞赛抢答器
专业班级：
电信0903班
学号：
2009001309
学生姓名：
卫恒
同组学生：
闫继开
数字式竞赛抢答器
摘要
该数字式竞赛抢答器主要由74系列集成电路组成，主要具有抢答功能、定时、报警和第一抢答信号的鉴别和锁存功能。
在主持人将系统复位并发出抢答指令后，扬声器发出抢答提示音，如果参赛者按下抢答开关，则组别显示电路显示出抢答者的组别。
此时，电路具备自锁功能，使别组的抢答开关不起作用。
若在规定的时间无人抢答，则输入电路被锁定所有参赛者都不能进行抢答。
Abstract
Thedigitalansweringracerismainlycomposedof74seriesintegratedcircuits.，withfunctionsofresponderfunction,timing,fixedtimethewarningfunction,andthefirstviestoanswerfirstsignalidentificationandlatch.Whenthecompereresetthesystemandgivecommandsandinstructions,thespeakersoundtopromptviestoanswerfirst.Ifacompetitorpushedtheanswerbutton,thisindicatorisusinggroupshowedthatcircuitofviestoanswerfirstgroup.Atthistime,thecircuitwithself-lockingfunction,maketherespondergroupsdon'tswitchdoesn'twork.Theinputcircuitwillbelockedifthereisnobodypressthebuttonintheprescripttime.
目录
电路CAD课程设计报告1
摘要2
Abstract2
一、设计任务与要求4
二、方案设计与论证4
三、单元电路设计与参数计算6
1.我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路6
1.1计时电路6
1.2编码和译码电路7
1.3抢答提示电路8
2、其他单元子电路9
2.1锁存电路9
2.2秒脉冲发生电路9
3、抢答器总的仿真原理图10
4.电路总结11
四、总原理图及元器件清单11
1．总原理图11
2．工作原理说明12
3．PCB的设计13
4．元器件清单13
五、结论与心得14
一、设计任务与要求
在一些比赛活动中，为了准确、公正、直观地判断出第一抢答者，通常设置一台竞赛抢答器，在规定的抢答时间内，判断出第一个抢答者，并通过数显、灯光及音响等多种手段指示出来。
本题要求是：
1.设计一个可容纳八组同时参加比赛的抢答器，每组设置一个抢答按钮和一个抢答指示灯。
2.给节目主持人设置一个控制开关，用来控制系统的清零及抢答的开始。
3.在主持人将系统复位并发出抢答指令后，若某组参赛队首先按下抢答开关，则该组指示灯打亮并用组别显示电路显示出抢答者的组别号，此时，系统通过控制电路将抢答信号立即锁存，抢答器不在接收其他组的输入信号。
优先抢答的组别号一直保持到主持人将系统清零为止。
4.抢答器具有定时抢答功能，一次抢答时间可由主持人设定（如30s）。
当主持人按下开始键后，要求定时器立即进行倒计时，并用显示器进行显示，同时扬声器发出短暂声响，声响持续时间为0.5s左右。
5.在设定的时间内抢答者回答完毕，抢答有效，定时器停止工作。
如果定时抢答时间已到，却没有参赛者抢答，则本次抢答无效，系统封锁输入电路。
二、方案设计与论证
本题的基本任务是准确判断出第一抢答者的信号并将其锁存。
实现这一功能可用触发器或锁存器等。
在得到第一信号后应立即将电路的输入封锁，使得其他组的抢答信号无效。
同时还必须注意，第一抢答信号应该在主持人发出抢答命令之后才有效，否则应视为提前抢答而犯规。
当电路形成第一抢答信号之后，用编码、译码及数码显示电路显示出抢答者的组别，也可以用发光二极管直接显示出组别，还可用鉴别出的第一抢答信号控制一个具有两种工作频率交替变化的音频振荡器工作，使其推动扬声器发出两秒笛音音响，表示该题抢答有效。
方案一、基于单片机实现数字式竞赛抢答器
系统原理框图：
图1数字式竞赛抢答器原理
电路工作原理说明：
（1）单片机复位电路：
复位是单片机的重要操作内容，复位功能是系统正常运行的先决条件。
（2）键盘电路：
键盘是单片机应用系统最常用的输入设备，操作人员可以通过键盘向单片机系统输入指令、地址和数据，实现最简单的人机通信。
（3）选手抢答电路：
本设计要求设计可供8名选手抢答的抢答器，可选用矩阵键盘独立式行列键盘。
（4）主持人控制电路：
它由主持人控制，用于控制开始、停止抢答、采用功能按键实现。
（5）显示驱动电路：
在单片机设计中，由于单片机端口有限，所以采用动态控制显示方式。
方案二、基于IC芯片实现数字式竞赛抢答器
图2数字式竞赛抢答器原理框图
（1）自锁控制电路：
在得到第一信号后立即封锁输入电路。
（2）第一抢答信号鉴别电路：
鉴别第一抢答输入信号。
（3）时钟电路：
产生定时器需要的秒脉冲。
（4）显示电路：
包括定时显示和组别显示。
（5）音频电路：
主持人按下开关开始答题时由蜂鸣器发出警告。
（6）开关电路：
由主持人控制开关和选手抢答开关组成。
第一种方案选择基于单片机设计抢答器电路，第二种方案选择基于IC芯片设计。
相比较而言，基于单片机的话主要在于软件的编程，单片机的外围硬件电路要少一些，容易实现的功能也要多一些。
但是，考虑到此次课程设计为电路CAD课设和仿真的可实现性，选择基于IC芯片设计虽然连线较为复杂，但是有更大的锻炼价值，综合利弊，我们组选择了方案二。
三、单元电路设计与参数计算
1.我所设计的单元电路是计时电路、编码和译码电路和抢答提示电路
1.1计时电路
抢答器的计时电路采用的是减法计时电路，选用十进制可逆计数器74LS192完成该功能。
该芯片具有双时钟输入，并具有清除和置数等功能，便于实现定时的时间的重置。
74LS192的真值表：
输入
输出
MR
PL
UP
DN
D3
D2
D1
D0
Q3
Q2
Q1
Q0
1
×
×
×
×
×
×
×
0
0
0
0
0
0
×
×
d
c
b
a
d
c
b
a
0
1
↓
1
×
×
×
×
加计数
0
1
1
↓
×
×
×
×
减计数
TCP为非同步进位输出端，有进位时，产生脉冲信号
TCD为非同步借位输出端，有借位时，产生脉冲信号
原理图及仿真结果：
原理说明：
通过对PL端的控制，可实现重置数。
开关置于VCC时，对计数器进行置数为“10”；开关置于GND时，计数器开始进行减计时。
在抢答器中，我们通过控制右侧74LS192的脉冲输入来控制的停止。
使用输出信号来控制计数时间完成时，电路禁止抢答的功能。
可以改进的地方：
可以讲74LS192的输入信号用开关来控制，就能实现可调整时间的减计时功能。
1.2编码和译码电路
编码芯片我们采用了74LS148优先编码器，可以实现对八路信号进行优先编码,可优先对高位的低电平优先编码。
其真值表如下：
输入
输出
EI
I0
I1
I2
I3
I4
I5
I6
I7
A2
A1
A0
GS
EO
1
x
x
x
x
x
x
x
x
1
1
1
1
1
0
1
1
1
1
1
1
1
1
1
1
1
1
0
0
x
x
x
x
x
x
x
0
0
0
0
0
1
0
x
x
x
x
x
x
0
1
0
0
1
1
0
0
x
x
x
x
x
0
1
1
0
1
0
1
0
0
x
x
x
x
0
1
1
1
0
1
1
1
0
0
x
x
x
0
1
1
1
1
1
0
0
1
0
0
x
x
0
1
1
1
1
1
1
0
1
1
0
0
x
0
1
1
1
1
1
1
1
1
0
1
0
0
0
1
1
1
1
1
1
1
1
1
1
1
0
EI为高电平，不能进行译码，所以电路中接地。
译码芯片使用了74LS48，能够直接驱动共阴极七段数码管。
74LS48除了有实现7段显示译码器基本功能的输入（ABCD）和输出端外（QA~QG），74LS48还引入了灯测试输入端（LT）和动态灭零输入端（RBI），以及既有入功能又有输出功能的消隐输入/动态灭零输出（BI/RBO）端。
通过控制74LS148的各种特殊输入端，可实现多种用途。
原理图及仿真结果：
原理说明：
74LS148优先对高位的低电平进行编码，如原理图中对“6”进行编码为“001”，再经反向器输入到译码芯片74LS48实现译码输出。
抢答器的设计中，由于对第“0”组的编码译码结果为“0”，所以我们通过控制74LS48的BI/RBO使得在“复位”状态下，数码管不显示任何数字。
1.3抢答提示电路
该部分电路要完成在开关闭合后，实现一定时间的定时功能。
即设计一个边沿触发型的单稳态触发电路。
该部分电路，采用了芯片74121，更改外围电路该芯片可以分别实现下降沿和上升沿触发的单稳态电路。
电路原理图及仿真结果：
元件参数：
脉冲持续时间t=0.7RC，要定时0.5s，先选定C=10u，然后可确定R=75kΩ。
原理说明：
该电路为下降沿触发的单稳态电路，当开关由VCC置道GND时，产生0.5s的脉冲，用来驱动扬声器发声，完成抢答开始的提示功能。
2、其他单元子电路
2.1锁存电路
锁存电路是利用来锁存器芯片来锁定抢答器的输出端来实现第一抢答信号的锁定功能。
当参赛者有开关按下时，74LS373芯片的LE端变为低电平，锁存器的输出端不再随输入端信号的变化而变化。
如果定时时间到的话，会使锁存器的OE端口变为低电平，使得锁存器的所有输出口变为高阻状态，所有的抢答开关都无效。
原理图及仿真结果：
2.2秒脉冲发生电路
秒脉冲发生电路用来为数字抢答器提供频率为1Hz的时钟信号，一般可以采用石英晶振搭建电路也可以使用555定时器搭建电路，我们采用了更为熟悉的经典的555定时器搭建多谐振荡器来实现。
3、抢答器总的仿真原理图
4.电路总结
我们在参考电路的基础上，将锁存电路74LS273换成74LS373，是控制更加灵活和方便；将没有进行抢答时锁存输出的低电平改为高电平，去掉了原电路中输出端的反向器，简少了芯片的使用；增加了两路抢答功能，对显示部分设计了编码和译码部分；同时在原有电路的基础上新增加了秒脉冲发生电路，提示抢答电路和定时抢答部分。
此外，我们还可以将74LS192的D0~D3改成手动的输入，这样就能改变定时时长（电路中没有画出）。
四、总原理图及元器件清单
1．总原理图
2．工作原理说明
当主持人控制开关置于“复位”（VCC）时，74LS373芯片的Q0~Q7全部为高电平，使与非门U13输出为低，输入到74LS48的BI/RBO端，使数码管DS4不显示，此时抢答器处于禁止工作状态，同时DS5显示“1”，DS6显示“0”；当主持人控制开关置于“开始”（GND）时，蜂鸣器发出抢答提示音，计时电路进行减计时，假设此时第三组参赛者最先按下了3键（相当于D2接低电平），经过74LS373后，Q2变为低电平，使得U13的输出端为高，这样U20A的输出也为低，使得74LS373的LE端为低，因此将输入数据锁存，其他参赛者晚一步的输入信号将不会送出；另一方面，74LS148将其3端的低电平编码，输出ABC为101，反向后为010，经74LS48译码后显示出“2”，表示第3组最先按下按键。
如果在计时减到“00”时，还没有选手按下抢答按钮，则U23输出高电平，使得74LS373的OE端为高，呈现高阻态，不能进行抢答。
3．PCB的设计
4．元器件清单
表1数字式竞赛抢答器原理图的元件清单
元件参数
元件序号
封装
备注
10u
C5
RAD0.3
Capacitor
74LS04
U15
DIP14
74LS09
U19
DIP14
74LS30
U13
DIP14
74LS32
U20
DIP14
74LS48
U16
DIP16
74LS48
U17
DIP16
74LS48
U18
DIP16
74LS148
U14
DIP16
74LS192
U21
DIP16
74LS192
U22
DIP16
74LS373
U12
DIP20
75k
R5
AXIAL0.3
4078
U23
DIP14
74121
U1
DIP14
BUZZER
U2
RAD0.4
Buzzer
CAP
C3
RAD0.3
Capacitor
CAP
C4
RAD0.3
Capacitor
DPY_7-SEG
DS4
DIP10
Seven-SegmentDisplay
DPY_7-SEG
DS5
DIP10
Seven-SegmentDisplay
DPY_7-SEG
DS6
DIP10
Seven-SegmentDisplay
NE555
U24
DIP8
RES2
R4
AXIAL0.3
RES2
R3
AXIAL0.3
RESPACK4
RP2
DIP16
SW-DIP8
S3
DIP16
SWSPDT
S4
SWSPDT
五、结论与心得
本次课设，通过小组分工和讨论，基本上完成的设计的要求。
对自己所学的知识进行了巩固和加深。
课设中，我主要负责对电路原理进行设计和仿真。
设计过程各个子电路的设计还都比较简单，但电路的整体设计来说就比较困难，需要综合考虑各个信号之间关系。
设计时，总是一部分电路功能实现了，但另一些功能又不能实现。
比如，锁存抢答功能实现了，但是计时的却不能锁定抢答器。
所以，通过proteus软件的仿真，观察各个器件的输出状态，结合各器件的的控制端的作用，最终实现了要求。
然后，又对电路之间的逻辑关系进行了梳理，更改部分连接，去掉一些不必要的器件，对电路进行简化，完成最终的设计和仿真。
通过本次课设，将protel软件，数电知识以及proteus的仿真结合起来，除掌握自己所负责的部分外，通过小组的讨论，对其它部分也有了更深的认识。
参考文献
[1]中国计量出版社组编.新编电子电路大全（第1卷,共6卷）——家用与民用电路.北京:
中国计量出版社,2001.
[2]夏路易.电路原理图与电路板设计教程.兵器工业出版社.2002.
[3]白静.数字电路与逻辑设计.西安电子科技大学出版社,2009.
升级会员 