数电实验教案.docx
《数电实验教案.docx》由会员分享,可在线阅读,更多相关《数电实验教案.docx(36页珍藏版)》请在冰豆网上搜索。
![数电实验教案.docx](https://file1.bdocx.com/fileroot1/2023-2/6/65f1116e-a8a9-474e-8a84-0a780e55a534/65f1116e-a8a9-474e-8a84-0a780e55a5341.gif)
数电实验教案
实验一门电路
一、实验目的
熟悉门电路的逻辑功能。
二、实验原理
TTL集成与非门是数字电路中广泛使用的一种基本逻辑门。
使用时,必须对它的逻辑功能、主要参数和特性曲线进行测试,以确定其性能的好坏。
与非门逻辑功能测试的基本方法是按真值表逐项进行。
但有时按真值表测试显得有些多余。
根椐与非门的逻辑功能可知,当输入端全为高电平时,输出是低电平;当有一个或几个输入端为低电平时,输出为高电平。
可以化简逻辑函数或进行逻辑变换。
三、实验内容及步骤
图1
首先检查5V电源是否正常,随后选择好实验用集成块,查清集成块的引脚及功能.然后根据自己的实验图接线,特别注意Vcc及地的接线不能接错(不能接反且不能短接),待仔细检查后方可通电进行实验,以后所有实验均依此办理。
(一)、测与非门的逻辑功能
1、选择双4输入正与非门74LS20,按图1接线;
2、输入端、输出端接LG电平开关、LG电平显示元件盒上;集成块及逻辑电平开关、逻辑电平显示元件盒接上同一路5V电源。
3、拨动电平开关,按表1中情况分别测出输出电平.
表1
输入端
输出端
1
2
4
5
6
电位(V)
逻辑状态
1
l
l
l
O
1
1
1
O
O
1
l
0
0
0
1
O
0
O
O
(二)、测试与或非门的逻辑功能
l、选两路四输入与或非门电路1个74LS55,按图2接线:
2、输入端接电平的输出插口,拨动开关当输入端为下表情况时分别测试输出端(8)的电位,将结果填入表2中:
表2
输入端
输出端
1
2
3
4
10
11
12
13
8
电位
(V)
逻辑
状态
l
1
1
1
0
0
0
O
l
1
1
1
0
0
0
1
0
0
0
O
1
l
l
1
1
O
O
0
1
l
1
1
0
O
O
l
O
0
O
l
0
O
O
O
O
O
O
0
(三)、测逻辑电路的逻辑关系
用74LS00电路组成下列逻辑电路,按图3、图4接线,写出下列图的逻辑表达表并化简,将各种输入电压情况下的输出电压分别填入表3、表4中,验证化简的表达式。
Z
表3
输入
输出
A
B
Z
0
O
O
1
l
O
1
1
表4
输入
输出
A
B
Z
0
O
O
1
l
O
1
1
(四)、观察与非门对脉冲的控制作用
选一块与非门74LS20按下面两组图5(a)、(b)接线,将一个输入端接连续脉冲用示波器观察两种电路的输出波形。
在做以上各个实验时,请特别注意集成块的插入位置与接线是否正确,每次必须在接线后经复核确定无误后方可通电实验,并要养成习惯。
四、实验仪器与器材
1、JD-2000通用电学实验台一台
2、CA8120A示波器一台
3、DT930FD数字多用表一块
4、主要器材74LS002片,74LS551片,74LS201片,逻辑开关盒1个
五、实验报告要求
整理实验数据,并对数据及波形进行一一分析,比较实验结果,分析“与非门”的逻辑功能并作讨论!
六:
注意事项:
l、接拆线都要在断开电源(5V)的情况下进行。
2、TTL电路电源电压Vcc=+5V;检查电源是否为5V(不要超过+5V)。
七、实验思考题
l、与非门什么情况下输出高电平?
什么情况下输出低电平?
与非门不用的输入端应如何处理?
2、与或非门在什么情况下输出高电平?
什么情况下输出低电平?
与或非门中不用的与门输入端应如何处理?
不用的与门应如何处理?
3、如果与非门的一个输入端接连续时钟脉冲,那么:
(1)其余输入端是什么状态时,允许脉冲通过?
脉冲通过时,输出端波形与输入端波形有何差别?
(2)其余输入端是什么状态时,不允许脉冲通过?
这种情况下与非门输出是什么状态?
实验二、组合逻辑电路的设计与调试
(一)
一、实验目的
1、熟悉EWB软件的仿真实验方法,加深理解组合逻辑电路的分析与设计方法。
2、测试所设计电路的逻辑功能。
二、预习要求
1、复习组合电路的设计方法。
按设计步骤,设计实验内容的逻辑电路图。
2、认真阅读附录A,熟悉ElectronicsWorkbench(简称EWB)软件的使用方法。
三、设计要求与技术指标
1、设计一个三人表决电路,A,B,C三人对某一提案进行表决,如多数赞成,则提案被通过,表决机以指示灯亮来表示;反之指示灯不亮。
根据所设计的电路进行仿真实验,检查是否符合设计要求。
2、设计一个能判断一位二进制数A与B大小的比较电路。
画出逻辑图(用Ll、L2、L3分别表示三种状态,即Ll(A>B),L2(A
设A、B分别接至数据开关,Ll、L2、L3接至逻辑显示器(灯),将实验结果记录入表1中。
D1
D2
D3
表1
A
B
Ll(A>B)
L2(A
L
L3(A=B)
0
0
0
1
AB
1
0
1
1
图1数据选择器
3、设计一个数据选择器,逻辑框图如图1所示,D1,D2,D3为数据输入端,A,B为数据选择控制端。
当B=0A=0不选通(或禁止即L=0);B=0A=1选通D1;
B=1A=0选通D2;B=1A=1选通D3。
四.设计提示
数字电路按逻辑功能的特点分为两大类,一类叫组合逻辑电路(简称组合电路),另一类叫时序逻辑电路(简称时序电路)。
组合电路由基本门电路组成,其特点是任一时刻的输出信号仅取决于同一时刻的输入信号。
而时序电路则由基本门电路加反馈网络组成,其特点是任一时刻的输出信号不仅取决于当时的输入信号,而且与电路原来的状态有关。
组合电路的设计是根据己知工作条件和所要求的逻辑功能,设计出最简逻辑电路图,其步骤可用图2来描述。
图2组合逻辑电路设计步骤示意框图
逻辑表达式化简是组合电路设计的关键,它关系到电路结构是否最佳,使用门的数量及种类是否最少,由于逻辑表达式不是唯一的,还需从实际出发,结合手边已有的集成门电路种类,将简化的表达式进行改写,使得逻辑功能最易实现。
设计举例:
【例1】设计一个半加器,并根据所设计的电路进行仿真实验,检查是否符合设计要求。
1、列出电路的真值表。
如表2
表2
⑵、根据真值表写逻辑表达式并简化
Si=Ai
+
Bi
Ci=Ai·Bi
⑶、根据逻辑表达式画出逻辑图。
如图3
⑷、拟定实验电路的接线图。
如图4
⑸、根据所设计的电路进行仿真实验,并将实验结果记录于表3中,检查是否符合设计要求。
表3
五、实验报告要求
1、列出各设计电路的真值表。
2、根据真值表写逻辑表达式并简化。
3、根据逻辑表达式画出逻辑图。
4、拟定实验电路的逻辑图和接线图。
5、根据所设计的电路进行仿真实验,检查是否符合设计要求。
六、总结思考与总结
总结组合逻辑电路的设计方法。
实验三集成触发器
本实验内容1、2验证性实验,实验内容3、4、5为设计性实验。
一、实验目的
1、熟悉JK和D触发器两种类型集成触发器的功能及使用方法。
2、熟悉触发器的应用。
二、预习要求
1、熟悉JK和D触发器的逻辑功能以及使用方法。
2、按设计要求,画出实验内容的逻辑图。
3、用EWB仿真所设计的逻辑图。
三、实验内容
1、JK触发器(74LS112)的功能测试:
JK触发器74LSll2的引脚排列及符号如图1所示。
(1)在通用电学实验台上将JK触发器74LS112的
和
端按照表1要求改变,观察和记录Q与
的状态。
回答下列问题:
A:
触发器在实现正常功能时,
和
应处于什么状态?
B:
欲使触发器状态Q=O,对直接置位、复位端应如何操作?
表1
Q
1
1
1
1→O
1
0→1
1→0
1
0→1
1
1→0
1→0
0→1
0→1
(2)按表2要求,测试记录触发器的逻辑功能(表中CP由单脉冲源供给)。
表2JK触发器的逻辑功能
JKCP
Qn+1
Qn=0Qn=1
01× × ×
10× × ×
1100↓
1101↓
1110↓
1111↓
(3)触发器处于计数状态(J=K=1),CP端输入f=100KHz的方波用示波器观察、记录CP、Q和
的工作波形。
根据波形回答下述问题:
A:
Q状态更新发生在CP的哪个边沿?
B:
Q与CP两信号的周期有何关系?
C:
Q与
的关系如何?
2、D触发器74LS74的功能测试:
双D触发器74LS74的引脚排列及符号如图2所示。
(1)按表3要求测试并记录D触发器74LS74的逻辑功能。
表3
(2)使触发器处于计数状态(Q与
)相连,CP端输入f=100KHz的方波,记录CP、Q和
的工作波形。
设计一个4人智力竞赛抢答电路
具体要求:
每个抢答人操纵一个微动开关,以控制自己的一个指示灯,抢先按动开关者能使自己的指示灯亮起,并封锁其余3人的动作(即其余3人即使再按动开关也不再起作用),主持人可在最后按“主持人”微动开关使指示灯熄灭,并解除封锁。
所用的触发器可选JK触发器74LS112,或D触发器74LS74;也可采用“与非”门构成基本触发器。
四、设计提示
1、触发器有三种输入端。
第一种是直接置位、复位端,用
和
表示,在
=0(或
=O)时,触发器将不受其它输入端所处状态影响,使触发器直接置1(或置O);第二种是时钟脉冲输入端,用来控制触发器发生状态更新,用CP表示,若CP上升沿有效,则逻辑符号无小圈,若CP下降沿有效,则逻辑符号有小圈;第三种是数据输入端,它是触发器状态更新的依据。
2、D触发器最常见的触发方式是上升沿触发,其中74LS74便是,即触发器状态的更新发生在时钟脉冲的上升沿,可以有效地克服“空翻”现象。
D触发器的特征方程为:
Qn+1=D。
3、JK触发器也有边沿触发的,其中74LS112便是,即触发器状态的更新发生在时钟脉冲的下降沿。
4、实现智力竞赛抢答器设计的方法很多,这里仅举一例供参考,如图3所示。
5、D和JK触发器是两种应用最广泛的器件。
D触发器除用来组成计数器、锁存器、移位寄存器等时序电路外,还可用来实现某些特定功能:
产生同步单脉冲产生电路、分频电路。
JK触发器也应用较多,它具有很强的抗干扰能力,并且功能更强,使用更灵活。
除了用来组成计算器、移位寄存器等时序电路外,还可用来实现某些特定功能:
“1”检出电路、八度音产生电路。
五、实验仪器与器材
1、JD-2000通用电学实验台一台
2、CA8120A示波器一台
3、DT930FD数字多用表一块
4、主要器材:
74LS1122片、74LS041片、74LS201片、74LS742片、逻辑开关盒1个等。
六、实验报告要求
1、测试电路,记录数据,并对实验结果进行分析。
2、设计任务要有设计过程和设计逻辑图。
3、写出所设计的智力竞赛抢答器电路的工作原理及工作过程。
4、分析讨论实验中发生的现象和问题。
5、总结本次实验体会。
七、实验思考与总结
总结用触发器设计智力竞赛抢答器的方法。
实验四计数器的设计
(一)
一、实验目的
1、掌握计数器的设计方法。
2、熟悉计数器的工作原理。
二、预习提示
1、复习计数器的设计方法。
2、熟悉74LS112,74LS74的引脚图。
3、将所设计的逻辑图用EWB仿真,验证其正确性。
三、设计要求
1、用双JK触发器74LS112设计一个四进制的同步加法计数器。
2、用双JK触发器74LS112设计一个四位同步二进制加法计数器。
3、用D触发器74LS74设计一个四位异步二进制加法计数器。
四、设计提示
1、知识要点提示:
计数器是一种重要的时序电路,其类型很多,它可以进行加法计数器,也可以进行减法计数。
设计时序逻辑电路的设计原则是:
当选用小规模集成电路时,所用的触发器和逻辑门电路的数目应最少,而且触发器和逻辑门电路的输入端数目也应最少,所设计出的逻辑门电路应力求最简,其步骤可用下图表示:
二进制计数器的模值为2N,其中N代表位数。
2、设计举例:
如果发现电路不能自启动,而设计又要求电路能自启动,就必须回过头来重新修改设计了。
那么能否在前边的设计过程中就注意到电路能否自启动,并且在发现不能自启动时采取措施加以解决呢?
事实上这是可以做到的,下面通过一个例子来说明。
【例1】设计一个七进制计数器,要求它能够自启动。
已知该计数器的状态转换图及状态编码如图2所示。
解:
从图2的状态转换图画出所要设计电路的次态(Q1n+1Q2n+2Q3n+3)的卡诺图,如图3所示。
图中这七个状态以外的000状态为无效状态。
为清楚起见,将图3中的卡诺图分解为图4中的三个卡诺图,分别表示Q1n+1、Q2n+2、Q3n+3。
如果单纯地从追求化简结果最简单出发化简状态方程,则可得到:
在以上合并1的过程中,如果把表示任意项的×包括在圈内,则等于把×取作1了;如果把×画在圈外,则等于把×取为O。
这无形中已经为无效状态指定了次态。
如果这个指定的次态属于有效循环中的状态,那么电路是能自启动的。
反之,如果它也是无效状态,则电路将不能自启动。
在后一种情况下,就需要修改状态方程的化简方式,将无效状态的次态改为某个有效状态。
由图4可见,化简时将所有的×全都划在圈外了,也就是化简时把它们全取作0了。
这也就意味着把图3中000状态的次态仍旧定成了000。
这样,电路一旦进入000状态以后,就不可能在时钟信号作用下脱离这个无效状态而进入有效循环,所以电路不能自启动。
为使电路能够自启动,应将图3中的×××取为一个有效状态,例如取为010。
这时Q2n+1的卡诺图被修改为图5形式,化简后得到
Q2n+1=
+
•Q3
故式
(1)的状态方程修改为:
(2)
若选用JK触发器组成这个电路,则应将上式化成JK触发器的标准形式,于是得到:
(3)
由上式可知各触发器的驱动方程应为:
(4)
计数器的输出进位信号C由电路的011状态译出,故输出方程为:
C=
Q2Q3(5)
图5是依照式(4)和式(5)画出的逻辑图,它一定能够自启动,已无须再进行检验。
它的状态转换图示于图6中。
图5例1的逻辑图
图6图5的状态转换图
如果化简状态方程时把000状态的次态指定为010以外6个有效状态中的任何一个,所得到的电路也应能自启动。
究竟取哪个有效状态为000的次态为宜,应视得到的状态方程是否最简单而定。
在无效状态不止一个的情况下,为保证电路能够自启动,必须使每个无效状态都能直接的或间接地(即经过其他的无效状态以后)转为某一有效状态。
【例2】用双JK触发器74LS112设计一个四进制的同步加法计数器。
解:
按照计数器的设计步骤:
1、确定最简原始状态图:
S0S1S2S3
图7原始状态转换图
2、确定FF(触发器)级数,并进行状态编码:
∵N>=㏒24∴N取2
状态
编码
S0
00
S1
01
S2
10
S3
11
故编码为:
表1状态编码表
3、画出状态卡诺图,并写出状态方程和输出方程:
表2状态卡诺图
Q1n
Q2n
0
1
0
01
10
1
11
00
∴Q2n+1=Q2n
+
Q1n
Q1n+1=
C=Q1nQ0n
4、选择JK-FF,特性方程为:
Qn+1=J
+
Qn
比较可得:
J2=Q1n,K2=Q1n,J1=K1=1
5、逻辑图:
6、按图接线并进行电路测试,得出结论如表3所示。
表3实验结论
输入脉冲数
Q1n
Q0n
C
0
0
0
0
1
0
1
0
2
1
0
0
3
1
1
1
4
0
0
0
实验五多谐振荡器与单稳态触发器的设计
本实验为设计性实验。
一、实验目的
1、熟悉多谐振荡器的工作原理。
2、熟悉单稳态触发器的工作原理。
3、熟悉555的内部结构以及工作原理。
二、设计任务
1、用555设计多谐振荡器,要求振荡频率为500Hz,占空比为2/3;
2、用555设计单稳态触发器,要求振荡周期为0.1ms;
3、用555设计“警铃电路”。
三、设计方案
(一)555设计的多谐振荡器:
1、画出所设计的电路图;
2、确定R1、R2、C的值;
3、按所设计的电路接线,测试,并记录输出的电压波形;
4、在电路中,改变R1、R2、C的值,观察振荡周期的变化,并测出振荡周期,记入下表。
表1
R1
R2
C
T
1KΩ
13KΩ
0.1μF
20KΩ
4KΩ
0.1μF
(二)555设计的单稳态触发器:
1、画出所设计的电路图;
2、确定R、C(C取0.01μF、0.1μF或1μF)的值;
3、按所设计的电路接线,用示波器观察输出端的波形,并测出输出脉冲的宽度Tw;
4、若想使Tw=10μs怎样调整电路?
测出此时各有关的参数值。
(三)用两个555构成低频对高频调制的“救护车警铃电路”。
1、画出所设计的电路图;
2、按图接线,注意扬声器先不接;
3、用示波器观察输出波形并记录;
4、接上扬声器,调整参数到声响效果满意。
四、设计提示
1、利用闭合回路中的正反馈作用可以产生自激振荡,利用闭合回路中的延迟负反馈作用同样也能产生自激振荡,只要负反馈信号足够强。
2、由于门电路的传输延迟时间极短,TTL电路自有几十纳秒,所以想获得稍低一些的振荡频率是很困难的,而且频率不易调节。
3、在电路中接入RC电路可以有助于获得较低的振荡频率,而且通过改变R、C的数值可以很容易实现对振荡频率的调节。
4、单稳态触发器有稳态和暂稳态两个不同的工作状态。
5、在外界触发脉冲作用下,能从稳态翻转到暂稳态,在暂稳态维持一段时间后,在自动返回稳态。
6、暂稳态维持时间的长短取决于电路本身的参数,与触发脉冲的宽度和幅度无关。
7、单稳态触发器的暂稳态通常是靠RC电路的充、放电过程来维持的。
根据RC电路的不同接法,把单稳态触发器分为微分型和积分型两种。
8、NE555定时器是一种电路结构简单、使用方便灵活、用途广泛的多功能电路。
9、多谐振荡器的周期只由R1、R2、C决定,占空比:
q=(R1+R2)/(R1+2R2)
10、设计举例:
【例1】:
用555定时器构成施密特触发器
将555定时器的vI1和vI2两个输入端连在一起作为信号输入端,如图1所示,即可得到施密特触发器。
由于比较器C1和C2的参考电压不同,因而基本RS触发器的置0信号(vc1=0)和置1信号(vc2=0)必然发生在输入信号vI的不同电平。
因此,输出电压vO由高电平变为低电平和由低电平变为高电平
所对应的vI值也不相同,这样就形成了施密特触发特性。
为提高比较器参考电压VR1和VR2的稳定性,通常在VCO端接有0.01μF左右的滤波电容。
图1用555定时器构成的施密特触发器
首先我们来分析vI从0逐渐升高的过程:
当vI<1/3Vcc时,vC1=1、vC2=0,Q=l,故vO=VOH;
当1/3Vcc当vI>2/3Vcc以后,vC1=0,vC2=1,Q=0,故vO=VOL。
因此,VT+=2/3VCC。
其次,再看vI从高于2/3VCC开始下降的过程:
当1/3VCC〈2/3VCC时,vC1=vC2=1,故vO=VOL不变;
当vI〈1/3VCC以后,vC1=1,vC2=0,Q=l,故vO=VOH。
因此,VT-=1/3VCC。
由此得到电路的回差电压为:
ΔVT=VT+-VT-=1/3VCC
图2图1电路的电压传输特性
图2是图1电路的电压传输特性,它是一个典型的反相输出施密特触发特性。
如果参考电压由外接的电压VCO供给,则不难看出这时VT+=VCO,VT-=1/2VCO,ΔVT=1/2VCO。
通过改变VCO值可以调节回差电压的大小。
【例2】:
用两个555构成低频对高频调制的“救护车警铃电路”。
参考电路为:
图3555组成的警铃电路
555定时器的电源电压范围较宽,可在+3--+18v范围内使用,电路的输出有缓冲器,因而有较强的带负载能力,双极性定时器最大的灌电流和拉电流都在200mA左右,因而可直接推动TTL或CMOS电路中的各种电路,包括能直接推动蜂鸣器等器件。
五、实验报告要求
1、测试电路,记录数据,并对实验结果进行分析。
2、设计任务要有设计过程。
3、分析讨论实验中发生的现象和问题。
4、总结本次实验体会。
六、实验思考与总结
1、思考题
a)据观察到的波形和测量结果,分析多谐振荡器输出波形的周期由什么决定?
b)单稳态触发器输出脉冲的宽度又有什么决定?
c)用NE555如何构成施密特触发器?
2、提出自己的设计观点。
用到的知识点总结。
实验六交通灯控制电路
一、实验目的
1、巩固数字逻辑电路的理论知识。
2、学习将数字逻辑电路灵活运用于实际生活。
二、预习要求
1、复习数字系统设计基础。
2、复习多路数据选择器、计数器的工作原理。
3、根据交通灯控制系统框图,画出完整的电路图。
三、设计任务与要求
1、设计一个十字路口的交通灯控制电路,要求甲车道和乙车道两条交叉道路上的车辆交替运行,每次通行时间都设为25秒。
2、要求黄灯先亮5秒钟,才能变换运行车道;
3、黄灯亮时,要求每秒钟闪亮一次。
四、设计提示
在城镇街道的十字交叉路口,为保证交通秩序和行人安全,一般在每条道路上各有一组红、黄、绿交通信号灯,其中红灯亮,表示该条道路禁止通行;黄灯亮表示该条道路上未过停车线的车辆停止通行,已过停车线的车辆继续通行;绿灯亮表示该条道路允许通行。
交通灯控制电路自动控制十字路口两组红、黄、绿交通灯的状态转换,指挥各种车辆和行人安全通行,实现十字路口交通管理的自动化。
1、分析系统的逻辑功能,画出其框图
交通灯控制系统的原理框图如图1所示。
它主要由控制器、定时器、译码器和秒脉冲信号发生器等部分组成。
秒脉冲发生器是该系统中定时器和控制器的标准时钟信号源,译码器输出两组信