EDA试题答案2.docx

EDA试题答案2.docx

《EDA试题答案2.docx》由会员分享，可在线阅读，更多相关《EDA试题答案2.docx（25页珍藏版）》请在冰豆网上搜索。

EDA试题答案2

在EDA发展的_________阶段，人们只能借助计算机对电路进行模拟、预测，以及辅助进行集成电路版图编辑、印刷电路板（PCB）布局布线等工作。

A.CAD

B.CAE

C.EDA

D.VHDL

2【单选题】

 在EDA发展的_______阶段，人们可与将计算机作为单点设计工具，并建立各种设计单元库，开始用计算机将许多单点工具集成在一起使用。

ACAD

BCAE

CEDA

DVHDL

3【单选题】

将设计的系统或电路按照EDA开发软件要求的某种形式表示出来,并送入计算机的过程称为（ ）. 

A设计输入

B设计输出 

C仿真

D综合 

4【单选题】

在设计输入完成后，应立即对设计文件进行（ ） 

 A编辑

 B编译

 C功能仿真

 D时序仿真

5【单选题】

在设计处理工程中，可产生器件编程使用的数据文件，对于CPLD来说是产生（ ） 

A熔丝图

B位流数据 

C图形

D仿真

6【单选题】

在设计处理过程中，可产生供器件编程使用的数据文件，对于FPGA来说是生成（）

A熔丝图

B位流数据

C图形

D仿真

7【单选题】

在C语言的基础上演化而来的硬件描述语言是（ ） 

  AVHDL

  BVerilogHDL

CAHD

DCUPL

8【单选题】

基于硬件描述语言HDL的数字系统设计目前最常用的设计法称为（ ）设计法。

  A底向上

B自顶向下

  C积木式

  D定层 

9【单选题】

在EDA工具中，能将硬件描述语言转化为硬件电路的重要工具软件称为（ ）。

  A仿真器

  B综合器 

C适配器 

D下载器

10【单选题】

在EDA工具中，能完成在目标系统器件上布局布线软件称为（ ） 

 A仿真器

B综合器

 C适配器

 D下载器

11【单选题】

基于可编程器件EDA技术主要包括四大要素：

大规模可编程器件、硬件描述语言、实验开发系统和（   ）

 A软件开发工具

B监控程序模块

 C模拟器件及接口

D硬件电路仿真器件测试

12【单选题】

大规模可编程器件主要有FPGA、CPLD两类，下列对FPGA结构与工作原理的描述中，正确的是（         ）。

AFPGA全称为复杂可编程逻辑器件

BFPGA是基于乘积项结构的可编程逻辑器件

C基于SRAM的FPGA器件，在每次上电后必须进行一次配置

D在Altera公司生产的器件中，MAX7000系列属FPGA结构

13【单选题】

EPF10K30TC144-4具有多少个管脚 （     ） 。

  A144个

 B84个

 C15个

 D不确定

14【单选题】

以下关于适配描述错误的是（   ）

 A适配器的功能是将综合器产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件

B适配所选定的目标器件可以不属于原综合器指定的目标器件系列

C适配完成后可以利用适配所产生的仿真文件作精确的时序仿真

D通常，EDAL软件中的综合器可由专业的第三方EDA公司提供，而适配器则需由FPGA/CPLD供应商提供

15【单选题】

CPLD的可编程是主要基于什么结构（   ）。

A查找表（LUT）

BROM可编程

CPAL可编程

D与或阵列可编程

16【单选题】

以下器件中属于Altera 公司生产的是（  ）。

 AispLSI系列器件

 BMAX系列器件

 CXC9500系列器件  

 DVirtex系列器件

17【单选题】

下列硬件描述语言中，QuartusⅡ不支持的是（   ）. 

AVHDL

BSystemC

CAHDL  

DVerilogHDL

18【单选题】

QuartusⅡ工具软件具有（   ）等功能. 

  A仿真

  B综合

 C设计输入 

 D以上均可 

19【单选题】

使用QuartusⅡ工具软件实现原理图设计输入,应创建（ ）文件. 

Abdf

Bvhd

Cbsf

Dsmf

20【单选题】

QuartusⅡ的设计文件不能直接保护在（  ）. 

 A硬盘

B根目录 

 C文件夹

D工程目录

21【单选题】

在QuartusⅡ的原理图文件中,正确的总线命名方式是（ ）。

 Aa[8]

Ba[7..0]

Ca[7:

0]

Da[7downto0]

22【单选题】

在QuartusⅡ集成环境下为图形文件产生一个元件符号的主要用途是（ ）。

A仿真  

B编译

C综合 

D被高层次电路设计调用

23【单选题】

在QuartusⅡ中，不能作为工程顶层文件的格式为（  ）。

 Abdf

Bv

Cvhd

Dsmf

24【单选题】

下列选项中，可以用作QuartusII工程顶层实体名的是（  ）。

A计数器 

BXNOR

CWRONG

DDFF

25【单选题】

QuartusⅡ的波形文件类型是（ ）. 

A.mif

B.vwf

C.vhd

D.v

26【单选题】

QuartusⅡ的存储器初值设定文件类型是（ ）。

A.bsf

B.mif

C.vwf

D.smf

27【单选题】

一个实体可以拥有一个或多个  （）

A设计实体 

B结构体

C输入 

D输出

28【单选题】

在VHDL标识符命名规则中，以（　  　　）开头的标识符是正确的．

A字母

B数字

C汉字

D下划线

29【单选题】

在下列标识符中，（    ）是VHDL合法标识符．

A4h_adde

Bh_adde4_

Ch_adder_4

D_h_adde

30【单选题】

VHDL程序中的中间信号必须在__________中定义，变量必须在__________中定义．

 A实体  进程 

B结构体  进程 

C进程  进程

D结构体  结构体

31【单选题】

在VHDL中，目标变量的赋值符号是（  　　）．

A＝：

B＝

C：

＝　

 D＜＝

32【单选题】

1987标准的VHDL语言对大小写是（  ） 

 A敏感的

B只能用小写

C只能用大写

D不敏感

33【单选题】

关于1987标准的VHDL语言中，对标识符描述正确的是（   ） 

 A必须以英文字母开头

 B可以使用汉字开头

 C可以使用数字开头

D任何字符都可以

34【单选题】

1987标准的VHDL语言中，对合法的标识符描述不正确的是（   ） 

A下划线不能用在开头

B下划线不能连用

C不能使用下划线

D下划线不能用在结尾

35【单选题】

符合1987标准VHDL的标识符是（    ） 

AA_2

BA+2

C2A

D22

36【单选题】

符合1987VHDL标准的标识符是（  ） 

Aa_2_3

Ba_____2

C2_2_a

D2a

37【单选题】

不符合1987标准VHDL的标识符是（   ） 

Aa_1_in

Ba_in_2

C2_a

Dasd_1

38【单选题】

不符合1987标准VHDL的标识符是（ ） 

Aa2b2

Ba1b1

Cad12

D%50

39【单选题】

下列标识符中，（   ）是不合法的标识符。

AState0

B9moon

CNot_Ack_0

Dsignall

40【单选题】

在VHDL的IEEE标准库中，预定义的标准逻辑位STD_LOGIC的数据类型中是用什么表示的。

（   ）

A小写字母和数字 

B大写字母和数字

C大或小写字母和数字

D全部是数字

41【单选题】

下面哪一个可以用作VHDL中的合法的实体名（   ）。

AOR

BVARIABLE

CSIGNAL

DOUT1

42【单选题】

以下关于VHDL中标识符的说法不正确的是（    ）

 A标识符由26个英文字母和数字0～9以及下划线组成

 B标识符必须由英文字母开始，且不能以下划线结束

C标识符中可以包含空格

D标识符不允许与VHDL中的关键字重合

43【单选题】

对于大多数主流的VHDL综合器，一般不支持哪个数据类型（   ）

ATIME

BBIT

CSTRING

DINTEGER

44【单选题】

在VHDL中，乘“*”和除“/”算术运算的操作数据是什么数据类型（   ）

 A整型

B实型

C整型和实型

D比特型

45【单选题】

如定义SIGNALb:

BIT_VECTOR（0TO0）,则信号b的位宽是几位？

（   ）

A0

B1

C2

D非法语句

46【单选题】

下面哪个数据类型不能够被综合，仅能用于仿真。

（   ）

ASTD_LOGIC

BINTEGER

CBIT

DREAL

47【单选题】

下面哪个数据类型只有“真”和“假”两种状态。

（   ）

ASTD_LOGIC

BINTEGER

CBIT

DBOOLEAN

48【单选题】

关于VHDL数据类型，正确的是（  ）

 A数据类型不同不能进行运算

B数据类型相同才能进行运算

C数据类型相同或相符就可以运算

D运算与数据类型无关

49【单选题】

下面数据中属于实数的是（  ）

 A4.2

B3

C‘1’

D“11011”

50【单选题】

有如下定义：

signala:

character则下面哪个赋值语句是正确的（  ）

 Aa<=”11”

Ba<=”zz”

Ca<=’z’

Da<=’Z’

51【单选题】

关于VHDL数据类型，不正确的是（   ） 

A“STD_LOGIC”是IEEE预定义数据类型

B“BIT_VECTOR”是IEEE预定义数据类型

C布尔型数据类型的取值是FALSE和TRUE

D数据类型为字符型的标识符是区分大小写的。

52【单选题】

VHDL中顺序语句放置位置说法正确的是（  ）

A可以放在进程语句中

B可以放在子程序中 

C不能放在任意位置

D前面的说法都正确

53【单选题】

下面哪个语句不属于顺序语句（  ）

AIF语句

BLOOP语句

CPROCESS语句

DCASE语句 

54【单选题】

在VHDL中,可以用下面哪个语句来表示检测clock下降沿（   ）

Aifclock’eventthen

Bifclock’eventandclock=’1’then

Cifclock=’0’  then

Difclock’eventandclock=’0’then

55【单选题】

在VHDL语言中，下列对时钟边沿检测描述中，错误的是（  ）

Aifclk’eventandclk=‘1’then

Biffalling_edge（clk）then

Cifclk’eventandclk=‘0’then

Difclk’stableandnotclk=‘1’then

56【单选题】

下面哪个不是顺序语句使用的程序部分（  ）

A进程内部

B函数内部

C过程内部

D结构体内部

57【单选题】

下面哪个不是顺序语句（