基于uart的rs232串口通信设计毕设论文.docx
《基于uart的rs232串口通信设计毕设论文.docx》由会员分享，可在线阅读，更多相关《基于uart的rs232串口通信设计毕设论文.docx（31页珍藏版）》请在冰豆网上搜索。
基于uart的rs232串口通信设计毕设论文
随时代的发展，生活节奏的加快，人们的时间观念愈来愈强；随自动化、智能化技术的发展，机电产品的智能度愈来愈高，
由于单片机价格的低成本、高性能，在自动控制产品中得到了广泛的应用。
本设计利用51单片机对赛车游戏系统进行开发，设计了实现所需功能的硬件电路，应用汇编语言进行软件编程，并绘制了原理图。
在介绍本单片机的发展情况基础上，说明了本设计实现的功能，以及实验板硬件情况，并对各功能电路进行了分析。
主要工作放在软件编程上，详细对软件编程流程以及调试进行了说明，并对计时误差进行了分析及校正，提出了定时音与显示相冲突问题及解决方案。
实验证明效果良好，可以投入使用。
基于FPGA的RS232串口通信
摘要：
UART是设备和设备间进行通信的关键，当一个设备需要和另一个连接的设备进行通信时，通常采用数字信号，这种源自并行的信号必须转换成串行信号才能通过有线或无线传输到另一台设备。
在接收端，串行信号又转换成并行信号进行处理，UART处理这种数据总线和串行口之间的串-并和并-串转换。
本文所要实现的就是就是这种串-并和并-串的转换，使之能够进行数据的传输。
本文介绍了用FPGA技术实现UART电路的一种方法，用VHDL进行编程，在Modelsim下进行编译及仿真等。
本设计包含UART发送器、接收器和波特率发生器。
关键词：
串口通信RS232FPGAVHDLUART
Abstract
UARTisthekeyforequipmentanddevicestocommunicate,whenadeviceneedstocommunicatewithanotherconnecteddevice,commonlyusedigitalsignal,thissignalmustbeconvertedfromparalleltoserialsignaltopassintoawiredorwirelesstransmissiontotheotherdevice.Inthereceiver,theserialsignalisconvertedtoparallelsignaltoprocess,UARTprocessdatabetweenthebusandserialportstring-andandand-stringconversion.Thisarticleisaimedtoachievethisseries-andandand-stringconversiontoenabledatatransmission.ThisarticledescribestheUARTcircuitusingFPGAtechnology.andprogrammingwithVHDL,compileunderandsimulationinModelsim.ThedesignincludesUARTtransmitter,receiverandbaudrategenerator.
Keywords:
serialcommunicationRS232FPGAVHDLUART
第1章引言
1.1串口通信技术
1.1-1什么是串口通信
串口是计算机上一种非常通用设备通信的协议。
大多数计算机包含两个基于RS232的串口。
串口同时也是仪器仪表设备通用的通信协议；很多GPIB兼容的设备也带有RS-232口。
同时，串口通信协议也可以用于获取远程采集设备的数据。
串行接口（Serialport）又称“串口”，主要用于串行式逐位数据传输。
常见的有一般电脑应用的RS-232（使用25针或9针连接器）和工业电脑应用的半双工RS-485与全双工RS-422。
1.1-2串行接口规格
串行接口按电气标准及协议来分，包括RS-232-C、RS-422、RS485、USB等。
RS-232-C、RS-422与RS-485标准只对接口的电气特性做出规定，不涉及接插件、电缆或协议。
USB是近几年发展起来的新型接口标准，主要应用于高速数据传输领域。
RS-232-C
也称标准串口，是目前最常用的一种串行通讯接口。
它是在1970年由美国电子工业协会（EIA）联合贝尔系统、调制解调器厂家及计算机终端生产厂家共同制定的用于串行通讯的标准。
它的全名是“数据终端设备（DTE）和数据通讯设备（DCE）之间串行二进制数据交换接口技术标准”。
传统的RS-232-C接口标准有22根线，采用标准25芯D型插头座。
自IBMPC/AT开始使用简化了的9芯D型插座。
至今25芯插头座现代应用中已经很少采用。
电脑一般有两个串行口：
COM1和COM2，你到计算机后面能看到9针D形接口就是了。
现在有很多手机数据线或者物流接收器都采用COM口与计算机相连。
RS-422
为改进RS-232通信距离短、速率低的缺点，RS-422定义了一种平衡通信接口，将传输速率提高到10Mb/s，传输距离延长到4000英尺（速率低于100kb/s时），并允许在一条平衡总线上连接最多10个接收器。
RS-422是一种单机发送、多机接收的单向、平衡传输规范，被命名为TIA/EIA-422-A标准。
RS-485
为扩展应用范围，EIA又于1983年在RS-422基础上制定了RS-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。
UniversalSerialBus（通用串行总线）
简称USB，是目前电脑上应用较广泛的接口规范，由Intel、Microsoft、Compaq、IBM、NEC、NorthernTelcom等几家大厂商发起的新型外设接口标准。
USB接口是电脑主板上的一种四针接口，其中中间两个针传输数据，两边两个针给外设供电。
USB接口速度快、连接简单、不需要外接电源，传输速度12Mbps，新的USB2.0可达480Mbps；电缆最大长度5米，USB电缆有4条线：
2条信号线，2条电源线，可提供5伏特电源，USB电缆还分屏蔽和非屏蔽两种，屏蔽电缆传输速度可达12Mbps，价格较贵，非屏蔽电缆速度为1.5Mbps，但价格便宜；USB通过串联方式最多可串接127个设备；支持热插拔。
最新的规格是USB3.0。
RJ-45接口
是以太网最为常用的接口，RJ45是一个常用名称，指的是由IEC（60）603-7标准化，使用由国际性的接插件标准定义的8个位置（8针）的模块化插孔或者插头。
1.1-3串口通信的原理
串口通信的概念非常简单，串口按位（bit）发送和接收字节。
尽管比按字节（byte）的并行通信慢，但是串口可以在使用一根线发送数据的同时用另一根线接收数据。
它很简单并且能够实现远距离通信。
比如IEEE488定义并行通行状态时，规定设备线总长不得超过20米，并且任意两个设备间的长度不得超过2米；而对于串口而言，长度可达1200米。
典型地，串口用于ASCII码字符的传输。
通信使用3根线完成：
（1）地线，
（2）发送，（3）接收。
由于串口通信是异步的，端口能够在一根线上发送数据同时在另一根线上接收数据。
其他线用于握手，但是不是必须的。
串口通信最重要的参数是波特率、数据位、停止位和奇偶校验。
对于两个进行通行的端口，这些参数必须匹配：
a，波特率：
这是一个衡量通信速度的参数。
它表示每秒钟传送的bit的个数。
例如300波特表示每秒钟发送300个bit。
当我们提到时钟周期时，我们就是指波特率例如如果协议需要4800波特率，那么时钟是4800Hz。
这意味着串口通信在数据线上的采样率为4800Hz。
通常电话线的波特率为14400，28800和36600。
波特率可以远远大于这些值，但是波特率和距离成反比。
高波特率常常用于放置的很近的仪器间的通信，典型的例子就是GPIB设备的通信。
b，数据位：
这是衡量通信中实际数据位的参数。
当计算机发送一个信息包，实际的数据不会是8位的，标准的值是5、7和8位。
如何设置取决于你想传送的信息。
比如，标准的ASCII码是0～127（7位）。
扩展的ASCII码是0～255（8位）。
如果数据使用简单的文本（标准ASCII码），那么每个数据包使用7位数据。
每个包是指一个字节，包括开始/停止位，数据位和奇偶校验位。
由于实际数据位取决于通信协议的选取，术语“包”指任何通信的情况。
c，停止位：
用于表示单个包的最后一位。
典型的值为1，1.5和2位。
由于数据是在传输线上定时的，并且每一个设备有其自己的时钟，很可能在通信中两台设备间出现了小小的不同步。
因此停止位不仅仅是表示传输的结束，并且提供计算机校正时钟同步的机会。
适用于停止位的位数越多，不同时钟同步的容忍程度越大，但是数据传输率同时也越慢。
d，奇偶校验位：
在串口通信中一种简单的检错方式。
有四种检错方式：
偶、奇、高和低。
当然没有校验位也是可以的。
对于偶和奇校验的情况，串口会设置校验位（数据位后面的一位），用一个值确保传输的数据有偶个或者奇个逻辑高位。
例如，如果数据是011，那么对于偶校验，校验位为0，保证逻辑高的位数是偶数个。
如果是奇校验，校验位位1，这样就有3个逻辑高位。
高位和低位不真正的检查数据，简单置位逻辑高或者逻辑低校验。
这样使得接收设备能够知道一个位的状态，有机会判断是否有噪声干扰了通信或者是否传输和接收数据是否不同步。
1.1-4串口通信基本方法
目前较为常用的串口有9针串口（DB9）和25针串口（DB25），通信距离较近时（<12m），可以用电缆线直接连接标准RS232端口（RS422,RS485较远），若距离较远，需附加调制解调器（MODEM）。
最为简单且常用的是三线制接法，即地、接收数据和发送数据三脚相连，本文只涉及到最为基本的接法，且直接用RS232相连。
1.DB9和DB25的常用信号脚说明
9针串口（DB9）
25针串口（DB25）
针号
功能说明
缩写
针号
功能说明
缩写
1
数据载波检测
DCD
8
数据载波检测
DCD
2
接收数据
RXD
3
接收数据
RXD
3
发送数据
TXD
2
发送数据
TXD
4
数据终端准备
DTR
20
数据终端准备
DTR
5
信号地
GND
7
信号地
GND
6
数据设备准备好
DSR
6
数据准备好
DSR
7
请求发送
RTS
4
请求发送
RTS
8
清除发送
CTS
5
清除发送
CTS
9
振铃指示
DELL
22
振铃指示
DELL
2.RS232C串口通信接线方法（三线制）
首先，串口传输数据只要有接收数据针脚和发送针脚就能实现：
同一个串口的接收脚和发送脚直接用线相连，两个串口相连或一个串口和多个串口相连
·同一个串口的接收脚和发送脚直接用线相连对9针串口和25针串口，均是2与3直接相连；
两个不同串口（不论是同一台计算机的两个串口或分别是不同计算机的串口）
9针－9针
25针－25针
9针－25针
2
3
3
2
2
2
3
2
2
3
3
3
5
5
7
7
5
7
上面表格是对微机标准串行口而言的，还有许多非标准设备，如接收GPS数据或电子罗盘数据，只要记住一个原则：
接收数据针脚（或线）与发送数据针脚（或线）相连，彼此交叉，信号地对应相接，就能百战百胜。
3.串口调试中要注意的几点：
串口调试时，准备一个好用的调试工具，如串口调试助手、串口精灵等，有事半功倍之效果；
强烈建议不要带电插拨串口，插拨时至少有一端是断电的，否则串口易损坏。
单工、半双工和全双工的定义
如果在通信过程的任意时刻，信息只能由一方A传到另一方B，则称为单工。
如果在任意时刻，信息既可由A传到B，又能由B传A，但只能由一个方向上的传输存在，称为半双工传输。
如果在任意时刻，线路上存在A到B和B到A的双向信号传输，则称为全双工。
电话线就是二线全双工信道。
由于采用了回波抵消技术，双向的传输信号不致混淆不清。
双工信道有时也将收、发信道分开，采用分离的线路或频带传输相反方向的信号，如回线传输。
-------->
<-------->
-------->
A---------B
A---------B
A---------B
<--------
单工
半双工
全双工
串行数据在传输过程中，由于干扰可能引起信息的出错，例如，传输字符‘E’，其各位为：
0100，0101=45H
D7D0
由于干扰，可能使位变为1，这种情况，我们称为出现了“误码”。
我们把如何发现传输中的错误，叫“检错”。
发现错误后，如何消除错误，叫“纠错”。
最简单的检错方法是“奇偶校验”，即在传送字符的各位之外，再传送1位奇/偶校验位。
可采用奇校验或偶校验。
奇校验：
所有传送的数位（含字符的各数位和校验位）中，“1”的个数为奇数，如：
10110，0101
00110，0001
偶校验：
所有传送的数位（含字符的各数位和校验位）中，“1”的个数为偶数，如：
10100，0101
奇偶校验能够检测出信息传输过程中的部分误码（1位误码能检出，2位及2位以上误码不能检出），同时，它不能纠错。
在发现错误后，只能要求重发。
但由于其实现简单，仍得到了广泛使用。
有些检错方法，具有自动纠错能力。
如循环冗余码（CRC）检错等。
1.1-5串口通讯流控制
我们在串行通讯处理中，常常看到RTS/CTS和XON/XOFF这两个选项，这就是两个流控制的选项，目前流控制主要应用于调制解调器的数据通讯中，但对普通RS232编程，了解一点这方面的知识是有好处的。
那么，流控制在串行通讯中有何作用，在编制串行通讯程序怎样应用呢？
这里我们就来谈谈这个问题。
1.流控制在串行通讯中的作用
这里讲到的“流”，当然指的是数据流。
数据在两个串口之间传输时，常常会出现丢失数据的现象，或者两台计算机的处理速度不同，如台式机与单片机之间的通讯，接收端数据缓冲区已满，则此时继续发送来的数据就会丢失。
现在我们在网络上通过MODEM进行数据传输，这个问题就尤为突出。
流控制能解决这个问题，当接收端数据处理不过来时，就发出“不再接收”的信号，发送端就停止发送，直到收到“可以继续发送”的信号再发送数据。
因此流控制可以控制数据传输的进程，防止数据的丢失。
PC机中常用的两种流控制是硬件流控制（包括RTS/CTS、DTR/CTS等）和软件流控制XON/XOFF（继续/停止），下面分别说明。
2.硬件流控制
硬件流控制常用的有RTS/CTS流控制和DTR/DSR（数据终端就绪/数据设置就绪）流控制。
硬件流控制必须将相应的电缆线连上，用RTS/CTS（请求发送/清除发送）流控制时，应将通讯两端的RTS、CTS线对应相连，数据终端设备（如计算机）使用RTS来起始调制解调器或其它数据通讯设备的数据流，而数据通讯设备（如调制解调器）则用CTS来起动和暂停来自计算机的数据流。
这种硬件握手方式的过程为：
我们在编程时根据接收端缓冲区大小设置一个高位标志（可为缓冲区大小的75％）和一个低位标志（可为缓冲区大小的25％），当缓冲区内数据量达到高位时，我们在接收端将CTS线置低电平（送逻辑0），当发送端的程序检测到CTS为低后，就停止发送数据，直到接收端缓冲区的数据量低于低位而将CTS置高电平。
RTS则用来标明接收设备有没有准备好接收数据。
常用的流控制还有还有DTR/DSR（数据终端就绪/数据设置就绪）。
我们在此不再详述。
由于流控制的多样性，我个人认为，当软件里用了流控制时，应做详细的说明，如何接线，如何应用。
3.软件流控制
由于电缆线的限制，我们在普通的控制通讯中一般不用硬件流控制，而用软件流控制。
一般通过XON/XOFF来实现软件流控制。
常用方法是：
当接收端的输入缓冲区内数据量超过设定的高位时，就向数据发送端发出XOFF字符（十进制的19或Control-S，设备编程说明书应该有详细阐述），发送端收到XOFF字符后就立即停止发送数据；当接收端的输入缓冲区内数据量低于设定的低位时，就向数据发送端发出XON字符（十进制的17或Control-Q），发送端收到XON字符后就立即开始发送数据。
一般可以从设备配套源程序中找到发送的是什么字符。
应该注意，若传输的是二进制数据，标志字符也有可能在数据流中出现而引起误操作，这是软件流控制的缺陷，而硬件流控制不会有这个问题。
1.2FPGA及VHDL语言
1.2-1FPGA产生的背景
当今社会是数字化的社会，是数字集成电路广泛应用的社会。
数字集成电路本身在不断地进行更新换代。
它由早期的电子管、晶体管、小中规模集成电路、发展到超大规模集成电路（VLSIC，几万门以上）以及许多具有特定功能的专用集成电路。
但是，随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。
系统设计师们更愿意自己设计专用集成电路（ASIC）芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中，因而出现了现场可编程逻辑器件（FPLD），其中应用最广泛的当属现场可编程门阵列（FPGA）和复杂可编程逻辑器件（CPLD）。
目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA上进行测试，是现代IC设计验证的技术主流。
这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器或数学方程式。
在大多数的FPGA里面，这些可编辑的元件里也包含记忆元件例如触发器（Flip－flop）或者其他更加完整的记忆块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
FPGA一般来说比ASIC（专用集成芯片）的速度要慢，无法完成复杂的设计，而且消耗更多的电能。
但是他们也有很多的优点比如可以快速成品，可以被修改来改正程序中的错误和更便宜的造价。
厂商也可能会提供便宜的但是编辑能力差的FPGA。
因为这些芯片有比较差的可编辑能力，所以这些设计的开发是在普通的FPGA上完成的，然后将设计转移到一个类似于ASIC的芯片上。
另外一种方法是用CPLD（复杂可编程逻辑器件备）。
1.2-2CPLD与FPGA的关系
早在1980年代中期，FPGA已经在PLD设备中扎根。
CPLD和FPGA包括了一些相对大数量的可以编辑逻辑单元。
CPLD逻辑门的密度在几千到几万个逻辑单元之间，而FPGA通常是在几万到几百万。
CPLD和FPGA的主要区别是他们的系统结构。
CPLD是一个有点限制性的结构。
这个结构由一个或者多个可编辑的结果之和的逻辑组列和一些相对少量的锁定的寄存器。
这样的结果是缺乏编辑灵活性，但是却有可以预计的延迟时间和逻辑单元对连接单元高比率的优点。
而FPGA却是有很多的连接单元，这样虽然让它可以更加灵活的编辑，但是结构却复杂的多。
CPLD和FPGA另外一个区别是大多数的FPGA含有高层次的内置模块（比如加法器和乘法器）和内置的记忆体。
一个因此有关的重要区别是很多新的FPGA支持完全的或者部分的系统内重新配置。
允许他们的设计随着系统升级或者动态重新配置而改变。
一些FPGA可以让设备的一部分重新编辑而其他部分继续正常运行。
1.2-3FPGA的基本工作原理
FPGA是在PAL、GAL、EPLD、CPLD等可编程器件的基础上进一步发展的产物。
它是作为ASIC领域中的一种半定制电路而出现的，即解决了定制电路的不足，又克服了原有可编程器件门电路有限的缺点。
由于FPGA需要被反复烧写，它实现组合逻辑的基本结构不可能像ASIC那样通过固定的与非门来完成，而只能采用一种易于反复配置的结构。
查找表可以很好地满足这一要求，目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。
通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。
根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。
所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。
FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。
查找表的原理与结构
查找表（Look-Up-Table）简称为LUT，LUT本质上就是一个RAM。
目前FPGA中多使用4输入的LUT，所以每一个LUT可以看成一个有4位地址线的的RAM。
当用户通过原理图或HDL语言描述了一个逻辑电路以后，PLD/FPGA开发软件会自动计算逻辑电路的所有可能结果，并把真值表（即结果）事先写入RAM，这样，每输入一个信号进行逻辑运算就等于输入一个地址进行查表，找出地址对应的内容，然后输出即可。
下面给出一个四输入与非门电路的例子来说明LUT实现逻辑功能的原理。
表给出一个使用LUT实现四输入与门电路的真值表。
表输入与门的真值表
从中可以看到，LUT具有和逻辑电路相同的功能。
实际上，LUT具有更快的执行速度和更大的规模。
查找表结构的FPGA逻辑实现原理
我们还是以这个电路的为例：
图四输入与门电路图
A，B，C，D由FPGA芯片的管脚输入后进入可编程连线，然后作为地址线连到到LUT，LUT中已经事先写入了所有可能的逻辑结果，通过地址查找到相应的数据然后输出，这样组合逻辑就实现了。
该电路中D触发器是直接利用LUT后面D触发器来实现。
时钟信号CLK由I/O脚输入后进入芯片内部的时钟专用通道，直接连接到触发器的时钟端。
触发器的输出与I/O脚相连，把结果输出到芯片管脚。
这样PLD就完成了图所示电路的功能。
（以上这些步骤都是由软件自动完成的，不需要人为干预）
这个电路是一个很简单的例子，只需要一个LUT加上一个触发器就可以完成。
对于一个LUT无法完成的的电路，就需要通过进位逻辑将多个单元相连，这样FPGA就可以实现复杂的逻辑。
因为基于LUT的FPGA具有很高的集成度，其器件密度从数万门到数千万门不等，可以完成极其复杂的时序与逻辑组合逻辑电路功能，所以适用于高速、高密度的高端数字逻辑电路设计领域。
其组成部分主要有可编程输入/输出单元、基本可编程逻辑单元、内嵌SRAM、丰富的布线资源、底层嵌入功能单元、内嵌专用单元等，主要设计和生产厂家有Xilinx、Altera、Lattice、Actel、Atmel和QuickLogic等公司，其中最大的是Xilinx、Altera、Lattice三家。
1.2-4典型的FPGA开发流程
FPGA的设计流程就是利用EDA开发软件和编程工具对FPGA芯片进行开发的过程。
FPGA的开发流程一般如图1.2-4所示，包括电路设计、设计输入、功能仿真、综合优化、综合后仿真、实现、布线后仿真、板级仿真以及芯片编程与调试等主要步骤。
图1.2-4FPGA开发的一般流程
1．电路功能设计
在系统设计之前，首先要
升级会员 