微机原理与接口技副本.docx
《微机原理与接口技副本.docx》由会员分享，可在线阅读，更多相关《微机原理与接口技副本.docx（24页珍藏版）》请在冰豆网上搜索。
微机原理与接口技副本
〔习题1.1〕简答题
（2）总线信号分成哪三组信号？
②总线信号分成三组，分别是数据总线、地址总线和控制总线。
（9）处理器的“取指－译码－执行周期”是指什么？
⑨指令的处理过程。
处理器的“取指—译码—执行周期”是指处理器从主存储器读取指令（简称取指），翻译指令代码的功能（简称译码），然后执行指令所规定的操作（简称执行）的过程。
〔习题1.2〕判断题
（1）软件与硬件的等价性原理说明软硬件在功能、性能和成本等方面是等价的。
（错）
（3）8086的数据总线为16位，也就是说8086的数据总线的个数、或说条数、位数是16。
（对）
（5）处理器并不直接连接外设，而是通过I/O接口电路与外设连接。
（对）
（7）Windows的模拟DOS环境与控制台环境是一样的。
（错）
（10）处理器进行读操作，就是把数据从处理器内部读出传送给主存或外设。
（错）
〔习题1.3〕填空题
（2）Intel8086支持___________容量主存空间，80486支持___________容量主存空间。
（3）二进制16位共有___________个编码组合，如果一位对应处理器一个地址信号，16位地址信号共能寻址___________容量主存空间。
（4）DOS主要支持两种可执行文件，它们的扩展名分别是___________和___________。
（5）英文缩写ISA常表示PC机工业标准结构（IndustryStandardArchitecture）总线，也表示指令集结构，后者的英文原文是___________。
（10）当前32位PC机主要采用___________总线连接I/O接口电路卡。
〔解答〕
②1MB，4GB
③216，64KB
④EXE，COM
⑤InstructionSetArchitecture
⑩PCI
〔习题1.5〕什么是通用微处理器、单片机（微控制器）、DSP芯片、嵌入式系统？
〔解答〕
通用微处理器：
适合较广的应用领域的微处理器，例如装在PC机、笔记本电脑、工作站、服务器上的微处理器。
单片机：
是指通常用于控制领域的微处理器芯片，其内部除CPU外还集成了计算机的其他一些主要部件，只需配上少量的外部电路和设备，就可以构成具体的应用系统。
DSP芯片：
称数字信号处理器，也是一种微控制器，其更适合处理高速的数字信号，内部集成有高速乘法器，能够进行快速乘法和加法运算。
嵌入式系统：
利用微控制器、数字信号处理器或通用微处理器，结合具体应用构成的控制系统。
〔习题1.10〕冯·诺依曼计算机的基本设计思想是什么？
〔解答〕
采用二进制形式表示数据和指令。
指令由操作码和地址码组成。
将程序和数据存放在存储器中，计算机在工作时从存储器取出指令加以执行，自动完成计算任务。
这就是“存储程序”和“程序控制”（简称存储程序控制）的概念。
指令的执行是顺序的，即一般按照指令在存储器中存放的顺序执行，程序分支由转移指令实现。
计算机由存储器、运算器、控制器、输入设备和输出设备五大基本部件组成，并规定了5部分的基本功能。
〔习题2.1〕简答题
（2）8086的取指为什么可以被称为指令预取？
②取指是指从主存取出指令代码通过总线传输到处理器内部指令寄存器的过程。
8086分成总线接口单元和指令执行单元，可以独立操作。
在执行单元执行一条指令的同时，总线接口单元可以读取下一条指令，等到执行时不需要进行取指了，所以称为预取。
（5）标志寄存器主要保存哪方面的信息？
⑤标志寄存器主要保存反映指令执行结果和控制指令执行形式的有关状态。
（6）执行了一条加法指令后，发现ZF＝1，说明结果是什么？
⑥执行了一条加法指令后，发现ZF＝1，表明运算结果为0。
〔习题2.2〕判断题
（3）EAX也被称为累加器，因为它使用最频繁。
（5）汇编语言的语句由明显的4部分组成，不需要分隔符区别。
（6）80减90（80－90）需要借位，所以执行结束后，进位标志CF＝1。
（7）MASM汇编语言的注释用分号开始，但不能用中文分号。
（9）存储器寻址方式的操作数当然在主存了。
〔解答〕
③对⑤错⑥对⑦对⑨对
〔习题2.3〕填空题
（1）寄存器EDX是__________位的，其中低16位的名称是__________，还可以分成两个8位的寄存器，其中D8～D15部分可以用名称__________表示。
（3）逻辑地址由__________和__________两部分组成。
代码段中下一条要执行的指令由CS和__________寄存器指示，后者在实地址模型中起作用的仅有__________寄存器部分。
（4）进行8位二进制数加法：
10111010＋01101100，8位结果是__________，标志PF＝__________。
（5）在实地址工作方式下，逻辑地址“7380H∶400H”表示的物理地址是__________，并且该段起始于__________物理地址。
（7）IA-32处理器复位后，首先进入是__________工作方式。
该工作方式分段最大不超过__________。
〔解答〕
①32，DX，DH
③段地址，偏移地址，EIP，IP
④00100110，0
⑤73C00H，73800H
⑦实地址，64KB
〔习题2.6〕
什么是标志？
什么是IA-32处理器的状态标志、控制标志和系统标志？
说明状态标志在标志寄存器EFLAGS的位置和含义。
〔解答〕
标志：
用于反映指令执行结果或控制指令执行形式的一个或多个二进制数位。
例如，有些指令执行后会影响有关标志位；有些指令的执行要利用相关标志。
状态标志：
用来记录程序运行结果的状态信息。
控制标志：
DF标志，控制字符串操作的地址方向。
系统标志：
用于控制处理器执行指令的方式。
状态标志在标志寄存器EFLAGS中的位置和含义如下：
31
11
10
9
8
7
6
5
4
3
2
1
0
……
OF
SF
ZF
AF
PF
CF
〔习题2.8〕什么是8086中的逻辑地址和物理地址？
逻辑地址如何转换成物理地址？
请将如下逻辑地址用物理地址表达（均为十六进制形式）：
①FFFF∶0②40∶17③2000∶4500④B821∶4567
〔解答〕
物理地址：
在处理器地址总线上输出的地址称为物理地址。
每个存储单元有一个唯一的物理地址。
逻辑地址：
在处理器内部、程序员编程时采用逻辑地址，采用“段地址：
偏移地址“形式。
某个存储单元可以有多个逻辑地址，即处于不同起点的逻辑段中，但其物理地址是唯一的。
逻辑地址转换成物理地址：
逻辑地址由处理器在输出之前转换为物理地址。
将逻辑地址中的段地址左移二进制4位（对应16进制是一位，即乘以16），加上偏移地址就得到20位物理地址。
①FFFFH:
0＝FFFF0H
②40H:
17H＝00417H
③2000H:
4500H＝24500H
④B821H:
4567H＝BC777H
〔习题2.9〕IA-32处理器有哪三类基本段，各是什么用途？
〔解答〕
IA-32处理器有代码段、数据段、堆栈段三类基本段。
代码段：
存放程序的指令代码。
程序的指令代码必须安排在代码段，否则将无法正常执行。
数据段：
存放当前运行程序所用的数据。
程序中的数据默认是存放在数据段，也可以存放在其他逻辑段中。
堆栈段：
主存中堆栈所在的区域。
程序使用的堆栈一定在堆栈段。
〔习题5.1〕简答题
（1）为什么称处理器的数据总线是双向的？
数据总线承担着处理器与存储器、外设之间的数据交换，既可以输入也可以输出，故其是双向的。
（3）具有三态能力的引脚输出高阻意味着什么？
具有三态能力的引脚当输出呈现高阻状态时，相当于连接了一个阻抗很高的外部器件，信号无法正常输出；即放弃对该引脚的控制，与其他部件断开连接。
（4）总线周期中的等待状态是个什么工作状态？
处理器的运行速度远远快于存储器和I/O端口。
处理器检测到存储器或I/O端口不能按基本的总线周期进行数据交换时，插入一个等待状态Tw。
等待状态实际上是一个保持总线信号状态不变的时钟周期。
（5）猝发传送是一种什么传送？
猝发传送是处理器只提供首地址、但可以从后续连续的存储单元中读写多个数据。
（7）异步时序为什么可以没有总线时钟信号？
异步时序是由总线握手（Handshake）联络（应答）信号控制，不是由总线时钟控制。
故总线时钟信号可有可无。
〔习题5.2〕判断题
（2）处理器读取存储器操作数时和读取代码时，都发生存储器读的总线操作。
（4）8086总线周期的T1状态发出地址，属于总线操作的寻址阶段。
（6）PCI总线和USB接口都支持热插拔。
（7）ISA总线仅支持8位和16位数据传输，PCI总线还支持32位和64位数据传输。
〔解答〕
②对④对⑥错⑦对
〔习题5.3〕填空题
（2）8086有3个最基本的读写控制信号，它们是
，__________和__________。
（3）8086预取指令时，在其引脚上将产生__________总线操作；执行指令“MOVAX,[BX]”时，在其引脚上将产生__________总线操作；执行指令“MOV[BX],AX”时，在其引脚上将产生__________总线操作。
（4）8086无等待的总线周期由__________个T状态组成，Pentium无等待的总线周期由__________个T状态组成。
如果处理器的时钟频率为100MHz，则每个T状态的持续时间为__________。
（5）8086处理器进行I/O读操作时，其引脚
为低，引脚
为__________；ISA总线的__________引脚低有效说明进行I/O读操作。
PCI总线用C/BE[3:
:
0]#引脚编码为__________表示I/O读总线周期。
（10）用于要求处理器插入等待状态的信号在8086上是引脚READY，在Pentium上是__________引脚，对应ISA总线是__________信号。
〔解答〕
②读
，写
③存储器读，存储器读，存储器写
④4，2，10ns
⑤低有效，
，0010
⑩
，I/OCHRDY
〔习题5.4〕
处理器有哪4种最基本的总线操作（周期）？
〔解答〕
存储器读、存储器写，I/O读、I/O写。
〔习题5.5〕8086处理器的输入控制信号有RESET，HOLD，NMI和INTR，其含义各是什么？
当它们有效时，8086CPU将出现何种反应？
〔解答〕
RESET：
复位输入信号，高电平有效。
该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。
HOLD：
总线请求，是一个高电平有效的输入信号。
该引脚有效时，表示其他总线主控设备向处理器申请使用原来由处理器控制的总线。
NMI：
不可屏蔽中断请求，是一个利用上升沿有效的输入信号。
该引脚信号有效时，表示外界向CPU申请不可屏蔽中断。
INTR：
可屏蔽中断请求，是一个高电平有效的输入信号。
该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。
〔习题5.6〕区别概念：
指令周期、总线周期（机器周期）、时钟周期、T状态。
〔解答〕
指令周期：
一条指令从取指、译码到最终执行完成的过程。
总线周期（机器周期）：
有数据交换的总线操作。
时钟周期：
处理器的基本工作节拍，由时钟信号产生，一个高电平和一个低电平为一个周期。
T状态：
完成特定操作的一个时钟周期。
由于时间上一个T状态等于一个时钟周期，所以常常将两者混为一谈。
〔习题5.10〕什么是同步时序、半同步时序和异步时序？
〔解答〕
同步时序：
总线操作的各个过程由共用的总线时钟信号控制。
半同步时序：
总线操作仍由共用的总线时钟信号控制，但慢速模块可以通过等待信号让快速模块等待。
异步时序：
总线操作需要握手（Handshake）联络（应答）信号控制，总线时钟信号可有可无。
〔习题5.11〕EISA总线的时钟频率是8MHz，每2个时钟可以传送一个32位数据，计算其总线带宽。
〔解答〕
（32×8）÷（2×8）＝16MBps
〔习题6.1〕简答题
（1）存储系统为什么不能采用一种存储器件构成？
①因为各种存储器件在容量、速度和价格方面存在矛盾。
速度快，则单位价格高；容量大，单位价格低，但存取速度慢。
故存储系统不能采用一种存储器件。
（2）什么是高速命中和高速缺失（未命中）？
②Cache中复制着主存的部分内容。
当处理器试图读取主存的某个字时，Cache控制器首先检查Cache中是否已包含有这个字。
若有，则处理器直接读取Cache，这种情况称为高速命中；若无，则称为高速缺失。
（6）存储器的存取时间和存取周期有什么区别？
⑥存取时间是指从读/写命令发出，到数据传输操作完成所经历的时间；存取周期表示两次存储器访问所允许的最小时间间隔。
存取周期大于等于存取时间。
（7）虚拟存储器是什么存储器？
⑦虚拟存储器是由操作系统利用辅助存储器、以磁盘文件形式建立的、在主存储器与辅助存储器之间的一个存储器。
（8）DRAM芯片怎么有行地址又有列地址？
⑧DRAM芯片容量大、芯片小，高集成度，引脚数量少。
故DRAM芯片将地址引脚分时复用，即用一组地址引脚传送两批地址。
第一批地址称行地址，第二批地址称列地址。
〔习题6.2〕判断题
（1）存储系统的高速缓存需要操作系统的配合才能提高主存访问速度。
（2）指令访问的操作数可能是8，16或32位，但主存与Cache间却以数据块为单位传输。
（5）微机大容量主存一般采用DRAM芯片组成。
（6）部分译码可以简化译码电路，不会减少可用的存储空间。
（8）存储系统的刷新地址提供给所有DRAM芯片。
〔解答〕
①错②对⑤对⑥错⑧对
〔习题6.3〕填空题
（3）在半导体存储器中，RAM指的是__________，它可读可写，但断电后信息一般会__________；而ROM指的是__________，正常工作时只能从中__________信息，但断电后信息__________。
（4）存储结构为8K×8位的EPROM芯片2764，共有__________个数据引脚、__________个地址引脚。
用它组成64KB的ROM存储区共需__________片芯片。
（5）对一个存储器芯片进行片选译码时，有一个高位系统地址信号没有参加译码，则该芯片的每个存储单元占有__________个存储器地址。
（6）半导体__________芯片顶部开有一个圆形石英窗口。
U盘、MP3播放器、数码相机、多媒体手机等设备一般采用半导体__________芯片构成存储器。
（7）在8088处理器系统中，假设地址总线A19～A15输出01011时译码电路产生一个有效的片选信号。
这个片选信号将占有主存从__________到__________的物理地址范围，共有__________容量。
〔解答〕
③随机存取存储器，丢失，只读存储器，读取，不会丢失
④8，13，8
⑤2
⑥（UV-）EPROM，FlashMemory
⑦58000H，5FFFFH，32KB
〔习题6.5〕简述存储系统的层次结构及各层存储部件特点。
〔解答〕
为解决容量、速度和价格的矛盾，存储系统采用金字塔型层次结构，单位价格和速度自上而下逐层减少，容量自上而下逐层增加。
存储系统的各层存储部件自上而下依次是：
CPU寄存器、高速缓存、主存存储器（RAM/ROM），辅助存储器如磁盘、光盘等。
CPU寄存器、高速缓存器集成在CPU芯片上，对用户来说，是透明的，它们用于暂存主存和处理器交互的数据，以减少频繁读取主存而影响处理器速度；主存储器则可和处理器直接交换数据，而辅助存储器必须经过主存存储器，才可与处理器进行数据交换。
〔习题6.6〕在半导体存储器件中，什么是SRAM、DRAM和NVRAM？
〔解答〕
SRAM是静态读写存储器芯片，它以触发器为基本存储单元，以其两种稳定状态表示逻辑0和逻辑1。
DRAM是动态读写存储器芯片，它以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态，需要不断刷新保持信息正确。
NVRAM多指带有后备电池的SRAM芯片，这种芯片采用CMOS制造工艺设计以减少用电。
〔习题6.8〕DRAM为什么要刷新，存储系统如何进行刷新？
〔解答〕
DRAM以单个MOS管为基本存储单元，以极间电容充放电表示两种逻辑状态。
由于极间电容的容量很小，充电电荷自然泄漏会很快导致信息丢失，所以要不断对它进行刷新操作、即读取原内容、放大再写入。
存储系统的刷新控制电路提供刷新行地址，将存储DRAM芯片中的某一行选中刷新。
实际上，刷新控制电路是将刷新行地址同时送达存储系统中所有DRAM芯片，所有DRAM芯片都在同时进行一行的刷新操作。
刷新控制电路设置每次行地址增量，并在一定时间间隔内启动一次刷新操作，就能够保证所有DRAM芯片的所有存储单元得到及时刷新。
〔习题6.9〕什么是掩摸ROM、OTP-ROM、EPROM、EEPROM和FlashROM？
〔解答〕
掩膜ROM：
通过掩膜工艺、将要保存的信息直接制作在芯片当中，以后再也不能更改。
OTP-ROM：
该类芯片出厂时存储的信息为全“1”，允许用户进行一次性编程，此后便不能更改。
EPROM：
一般指可用紫外光擦除、并可重复编程的ROM。
EEPROM：
也常表达为E2PROM，其擦除和编程（即擦写）通过加电的方法来进行，可实现“在线编程”和“在应用编程”
FlashROM：
是一种新型的电擦除可编程ROM芯片，能够很快擦除整个芯片内容。
〔习题6.15〕高速缓冲存储器Cache的写入策略是解决什么问题的？
有哪两种写入策略，各自的写入策略是怎样的？
〔解答〕
写入策略用于在写命中时Cache与主存内容保持一致。
直写式写入策略指处理器对Cache写入的同时，将数据也写入到主存，这样来保证主存和Cache内容一致。
它简单可靠。
回写Cache只有在行替换时才可能写入主存，写入主存的次数，会少于处理器实际执行的写入操作数。
回写Cache的性能要高于直写Cache，但实现结构略为复杂。
〔习题6.20〕IA-32处理器在保护方式下，段寄存器是什么内容？
若DS＝78H，说明在保护方式其具体的含义。
〔解答〕
段寄存器是段选择器，包含3个域，指向一个段描述符。
DS＝78H，说明当前数据段描述符是全局描述符表中的第0FH个描述符。
本次访问数据的特权级别为0，最高。
〔习题7.1〕简答题
（1）外设为什么不能像存储器芯片那样直接与主机相连？
①外部设备，在工作原理、驱动方式、信息格式、以及工作速度等方面彼此差别很大，与处理器的工作方式也大相径庭。
所以，外设不能像存储器芯片那样直接与处理器相连，必须经过一个中间电路。
（2）计算机两个功能部件、设备等之间为什么一般都需要数据缓冲？
②数据缓冲用于匹配快速的处理器与相对慢速的外设或两个功能部件速度不匹配的数据交换。
（3）什么是接口电路的命令字或控制字？
③处理器向接口芯片相应端口写入特定的数据，用于选择I/O芯片的工作方式或控制外设工作，该数据称命令字或控制字。
（8）什么是查询超时错误？
⑧在查询程序中，当查询超过了规定的时间，设备仍未就绪时，就引发超时错误。
（10）为什么说外部中断才是真正意义上的中断？
⑩外部中断是由处理器外部提出中断请求引起的程序中断。
相对于处理器来说，外部中断是随机产生的，所以是真正意义上的中断。
〔习题7.2〕判断题
（4）IA-32处理器的64K个I/O地址也像存储器地址一样分段管理。
（5）指令“OUTDX,AX”的两个操作数均采用寄存器寻址方式，一个来自处理器、一个来自外设。
（6）向某个I/O端口写入一个数据，一定可以从该I/O端口读回这个数据。
（7）程序查询方式的一个主要缺点是需要处理器花费大量循环查询、检测时间。
（8）中断传送方式下，由硬件实现数据传送，不需要处理器执行IN或OUT指令。
〔解答〕
④错⑤错⑥错⑦对⑧错
〔习题7.3〕填空题
（2）在Intel80x86系列处理器中，I/O端口的地址采用_____编址方式，访问端口时要使用专门的_____指令，有两种寻址方式，其具体形式是：
_____和_____。
（3）指令IN是将数据从_____传输到_____，执行该指令处理器引脚产生_____总线周期。
（6）DMA的意思是_____，主要用于高速外设和主存间的数据传送。
进行DMA传送的一般过程是：
外设先向DMA控制器提出_____，DMA控制器通过_____信号有效向处理器提出总线请求，处理器回以_____信号有效表示响应。
此时处理器的三态信号线将输出_____状态，即将它们交由_____进行控制，完成外设和主存间的直接数据传送。
（7）在IA-32处理器中0号中断被称为_____中断，外部非屏蔽中断是_____号中断。
（9）实地址方式下，主存最低_____的存储空间用于中断向量表。
向量号8的中断向量保存在物理地址_____开始的_____个连续字节空间；如果其内容从低地址开始依次是00H、23H、10H、F0H，则其中断服务程序的首地址是_____。
〔解答〕
②I/O独立，输入输出（I/O）指令，直接寻址，DX寄存器间接寻址
③I/O端口（接口，外设），处理器（主机），I/O读
⑥直接存储器存取，DMA请求，总线请求，总线响应，高阻，DMAC（DMA控制器）
⑦除法错，2
⑨1KB，20H，4，F010H∶2300H
〔习题7.8〕现有一个输入设备，其数据端口地址为FFE0H，状态端口地址为FFE2H。
当状态标志D0＝1时，表明一个字节的输入数据就绪。
请编写利用查询方式进行数据传送的程序段，要求从该设备读取100个字节保存到BUFFER缓冲区。
〔解答〕
movbx,offsetbuffer
movcx,100
again:
movdx,0ffe2h
status:
inal,dx;查询一次
testal,01h
jzstatus
movdx,0ffe0h
inal,dx;输入一个字节
mov[bx],al
incbx
loopagain;循环，输入100个字节
〔习题7.9〕
某个字符输出设备，其数据端口和状态端口的地址均为80H。
在读取状态时，当标志位D7＝0时，表明该设备闲，可以接收一个字符。
请编写利用查询方式进行数据传送的程序段，要求将存放于缓冲区ADDR处的一串字符（以0为结束标志）输出给该设备。
〔解答〕
movbx,offsetaddr
again:
cmpbyteptr[bx],0
jzdone
status:
inal,80h;查询
testal,80h
jnzstatus
moval,[bx]
out80h,al;输出一个字节
incbx
jmpagain;循环
done:
〔习题7.12〕明确如下中断有关的概念：
中断源、中断请求、中断响应、
升级会员 