数电物理16级复习提纲剖析.docx

资源描述

数电物理16级复习提纲剖析.docx

《数电物理16级复习提纲剖析.docx》由会员分享，可在线阅读，更多相关《数电物理16级复习提纲剖析.docx（13页珍藏版）》请在冰豆网上搜索。

数电物理16级复习提纲剖析.docx

数电物理16级复习提纲剖析

数字电路复习提纲

2016.06

第一章逻辑代数基础

●数制：

二、十、八、十六进制，相互转换，编码：

循环码，8421BCD码

例：

33=100001B=41O=21H=（00110011）8421BCD

●三种基本逻辑关系，常用逻辑关系，注意：

含义、运算规律；异或与同或，真值表的含义

●公式和定理：

注意A+BC=（A+B）（A+C）和摩根定理

●等式三规则：

代入、反演、对偶

●常用公式：

注意适用范围，用代入规则扩展

●异或运算的特殊公式P15*

●逻辑函数化简概念：

最小项、标准与或式、最小项编号、最简与或式要求

●公式法化简：

吸收、并项、消去、配项

●图形法化简：

●带约束函数化简：

约束概念和表示方法，约束项在公式法和图形法中处理方法

●逻辑关系表示方法及相互转换

第一章重点：

各种逻辑关系运算特点、逻辑函数的两种化简方法

第二章门电路

●TTL集成门电路的定性分析方法，

●TTL集成门电路的外部特性：

输入负载特性（开门电平、关门电平），输出特性（拉电流和灌电流）、电压传输特性（主要参数：

）

●TTL三态门：

控制端的控制原理、高阻的含义及在具体电路中的应用；

●集电极开路门的特性及应用注意事项。

第二章重点：

TTL集成门电路外部特性及在具体问题中的应用，三态门中高阻含义的理解

第三章：

组合逻辑电路

●组合逻辑电路的功能和结构特点

●组合电路的分析和设计方法

●半加器和全加器的特点，加法器的构成

●编码器的特点和优先编码的含义，相关集成芯片的使用方法*

●译码器：

二进制译码器的特点，139、138芯片

●二-十进制译码器*

●显示译码器*

●数据选择器：

输出函数特点

●用MSI实现组合逻辑电路（掌握实现的思路和方法，并能灵活应用）

●只读存储器：

⏹结构、工作原理、功能特点：

存储器、函数发生器、译码和编码。

⏹存储器容量：

，扩展方法（字扩展和位扩展）

●竞争冒险的概念、产生原因与消除方法。

第三章重点：

组合电路分析方法、各集成芯片的掌握和使用方法、译码器和数据选择器的特点、

第四章：

触发器

●现态和次态含义的理解

●基本RS触发器功能特点和时序图的作法

●同步RS和同步D触发器

●边沿D、JK触发器

●时钟触发器的功能分类及其相互转换

第四章重点：

各类触发器的功能特点、结构转换后的功能特性分析

第五章时序逻辑电路

●时序逻辑电路的结构和功能特点

●时序逻辑电路的分析方法（同步）

●时序电路的设计方法：

要求掌握给定状态转换图设计时序逻辑电路，能解决电路的自启动问题

●计数器概念：

计数对象、计数进制

●二进制计数器的特点和级联规律（同步和异步）

●十进制同步和异步计数器*

●计数器集成芯片的功能特点和使用方法

●掌握用集成计数器实现N进制计数器的方法

●顺序脉发生器的构成、脉冲产生方法、计数型顺序脉冲发生器、移位型顺序脉发生器

●基本寄存器和移位寄存器的特点

●移位寄存器型计数器（环形计数器、扭环形计数器、最大长度移位寄存器型计数器各自的结构和功能特点、解决移位寄存器型计数器自启动问题的方法、与后续顺序脉冲发生器相结合）

第五章重点：

不同结构特点时序电路的分析方法，同步时序电路的基本设计方法

第六章脉冲产生与整形电路

●矩形脉冲的基本特性参数

●555定时器的结构和工作原理

●施密特触发器：

结构和工作原理、滞回特性

●单稳态触发器：

特点

●多谐振荡器：

结构特点、脉冲产生原理、频率的计算、占空比可调电路的实现原理、石英晶体的选频特性。

第七章数模和模数转换

●数模和模数转换的引入和意义

●D/A转换的一般原理

●A/D转换的一般步骤：

采样、保持、量化、编码，

●取样定理

●A/D的基本类型及各自原理

考试时间：

2016年6月23日10:

00~11:

考试地点：

25-302

浙江师范大学《数字电子技术基础》考试卷

（2003~2004学年第一学期）

考试类别闭卷使用学生数理学院物理学专业本科

考试时间150分钟出卷时间2003年12月10日

说明：

考生应将全部答案都写在答题纸上，否则作无效处理。

一、填空题（20分每空1分）

1、（96）10的二进制数是

（1），（96）10的8421BCD码是

（2）。

2、在逻辑代数中最简与或式的要求是（3），（4）。

3、变量卡诺图中的几何相邻指的是（5）、（6）、相重三种情形。

4、一般来说，在非门输出低电平时，负载灌电流越大，对饱和越（7）利，而负载拉电流越大，对饱和越（8）利。

5、集电极开路门（OC门）输出端的（9）和（10）都是外接的。

6、存储容量为2K×8的ROM，有地址线（11）条，有I/O数据线（12）条。

7、JK触发器的特性方程为（13），与边沿JK触发器相比，主从JK触发器的不足是QM在CP=1期间（14）。

8、将四位移位寄存器的末级Q3反馈到首级的D0端，则可以构成（15），其计数长度为（16）。

9、随机存储器RAM主要由片选、读写控制电路（I/O电路）、（17）、（18）几部分组成。

10、顺序脉冲发生器一般由（19）、（20）两部分组成。

二、选择题（10分每题2分）

1、

结果应为（）。

A.0B.1C.

2、有一个二输入端X1、X2的门电路，当控制端X1=0时，门电路输出为

，当X1=1时，门电路输出端为X2，则该门电路为（）门。

A.与非B.或非

C.异或D.同或

3、设两个四位二进制数A3A2A1A0和

B3B2B1B0,问图示电路完成的功能

是（）。

A.两个四位二进制数相加

B.两个四位二进制数相减

C.两个四位二进制数同比较

D.两个四位二进制数大小比较

4、根据如下状态转换图，你认为它是什么类型触发器？

（）

A．D触发器B.T触发器C.JK触发器D.RS触发器

5、n个触发器构成的扭环形计数器，其计数容量为（）。

A.2nB.nC.2nD.2n-1

三、分析题（共50分）、

1、公式法化简：

（5分）

2、卡诺图化简：

（10分）

（1）F=∑m（0,1,3,5,8,9）约束条件：

AB+AC=0

（2）F=∑m（2,4,6,7,12,15）+∑d（0,1,3,8,9,11）

3、在下图中各门电路均为TTL门电路，试写出各门电路的输出信号的逻辑表达式，并对应于A、B波形画出它们的波形。

（9分）

4、如图所示由4选1数据选择器和门电路组成的电路，试写出输出信号F的标准与或式F（A,B,C）。

（8分）

5、同步RS触发器结构如下图a所示，请根据图b给出的CP、R、S的波形，画出

和

的波形。

（6分）

6、逻辑电路如下图所示，试分析其逻辑功能。

若X端输入的串行码序列为｛5D36｝H,问Y端输出的序列｛｝H是什么？

（12分）

四、设计题（共20分）

1、试用3线-8线译码器74LS138和与非门实现下图（a）中的逻辑函数

F1、F2。

（A为高位）（12分）

2、设计一个同步时序电路，实现如下的要求：

（8分）

000001011

100110111

浙江师范大学《数字电子技术B》考试卷（A）卷

（2013~2014学年第一学期）

考试类别闭卷使用学生数理信息学院物理学专业本科

考试时间120分钟出卷时间2013年12月1日

说明：

考生应将全部答案都写在答题纸上，否则作无效处理。

一、选择题（共20分,每题2分）

1.有一个二输入端X1、X2的门电路，当控制端X1=0时，门电路输出为

，当X1=1时，门电路输出端为X2，则该门电路为（）门。

A.与非B.或非C.异或D.同或

2.某函数F的卡诺图如下图所示，则该函数F化简后为：

（）。

A．

C.1D.任意态

3.将带有二输入端A、B的TTL与非门用作反相器（

）时，则多余输入端B所作的以下处理方式中错误的是（）。

A．接高电平B.与A端相连

C．接地D.悬空

4.在下列电路中不属于组合逻辑电路的是（）。

A.译码器B.寄存器C.全加器D.编码器

5.一个8选1的多路选择器，输入地址（控制码）有3位，则16选1的多路选择器输入地址（控制码）有（）。

A.2位B.3位C.4位D.8位

6.下图所示的电路中，输出F的状态是：

（）。

C.1D.0

7.一个4位移位寄存器，现态为0111，经右移1位后其次态为（）

A.0011或1011B.1101或1110

C.1011或1110D.0011或1111

8.下列器件中具有滞回特性的是（）。

A.译码器B.D触发器

C.施密特触发器D.JK触发器

二、分析题（50分）

2.（10分）分析下图所示电路，写出F的表达式，说明电路功能。

3.（10分）触发器电路如下图所示，并已知CP的波形，请作出Q的波形图。

4.（8分）分析下图所示时序电路的逻辑功能，写出电路的驱动方程和输出方程，画出电路的状态转换图和时序图。

5.（7分）分析如图所示电路是几进制计数器，能否自启动？

画出状态转移图。

四、设计题（共20分）

1.（10分）在举重比赛中，有甲、乙、丙三位裁判，其中甲为主裁判，当两位或两位以上裁判（其中必须包括甲裁判在内）认为运动员上举合格，才可发出合格信号，试用3线-8线译码器74LS138和与非门设计上述要求的组合逻辑电路。

3线-8线译码器74LS138功能表

输入

输出

A2A1A0

×××

11111111

×××

11111111

000

01111111

001

10111111

010

11011111

011

11101111

100

11110111

101

11111011

110

11111101

111

11111110

2.（10分）用十六进制计数器74161和适当的门电路设计一个脉冲序列发生器，使之在一系列CP信号作用下，其输出端能周期性地输出00101101的脉冲序列。

Q3Q2Q1Q0

0000

↑

ABCD

保持

1×××

↑

计数

74161功能特性表：

展开阅读全文