触发器和时序逻辑电路.docx
《触发器和时序逻辑电路.docx》由会员分享，可在线阅读，更多相关《触发器和时序逻辑电路.docx（21页珍藏版）》请在冰豆网上搜索。
触发器和时序逻辑电路
第16章触发器和时序逻辑电路
16.1概述
组合电路和时序电路是数字电路的两大类。
门电路是组合电路的基本单元；触发器是时序电路的基本单元。
一、触发器的基本特性和作用
1．基本特性
（1）有两个稳定状态（简称稳态），正好用来表示逻辑0和1。
（2）在输入信号作用下，触发器的两个稳定状态可相互转换（称为状态的翻转）。
输入信号消失后，新状态可长期保持下来，因此具有记忆功能，可存储二进制信息。
2．触发器的作用
触发器有记忆功能，由它构成的电路在某时刻的输出不仅取决于该时刻的输入，还与电路原来状态有关。
而门电路无记忆功能，由它构成的电路在某时刻的输出完全取决于该时刻的输入，与电路原来状态无关。
二、触发器的类型
触发器按其稳定工作状态可分为双稳定触发器，单稳定触发器，无稳态触发器（多谐振荡器）等。
双稳态触发其按其逻辑功能可分为RS触发器，JK触发器,D触发器和T触发器等；
按其结构可分为主从触发器和维持阻塞型触发器等。
三、触发器逻辑功能的描述方法
主要有特性表、特性方程、驱动表（又称激励表）、状态转换图和波形图（又称时序图）等。
16.2触发器的基本形式
一、基本RS触发器
1．电路及符号图
基本RS触发器可由两个“与非”门交叉连接而成，如下图所示。
Q与
是基本触发器的输出端，两者的逻辑状态在正常条件下能保持相反。
这种触发器有两种稳定状态：
一个状态是Q=1，
=0，称为置位状态（“1”态）；另一个状态是Q=0，
=1，称为复位状态（“0”态）。
相应的输入端分别称为直接置位端或直接置“1”端（
）和直接复位端“0”端（
）。
2．基本RS触发器输出与输入的逻辑关系：
1）
=1，
=0
所谓
=1，就是将
端保持高电位；而
=0，就是在
端加一个负脉冲。
设触发器的初始状态为“1”态，即Q=1，
=0。
这时“与非”门G2有一个输入端为“0”，其输出端
变为“1”；而“与非”门G1的两个输入端全为“1”，其输出端Q变为“0”。
因此，在
端加负脉冲后，触发器就由“1”态翻转为“0”态。
如果它的初始态为“0”态，触发器仍保持“0”态不变。
2）
=0，
=1
设触发器的初始状态为“0”态，即Q=0，
=1。
这是“与非”门G1有一个输入端为“0”，其输出端Q变为“1”；而“与非”门G2的两个输入端全为“1”，其输出端
变为“0”。
因此，在
端加负脉冲后，触发器就由“0”态翻转为“1”态。
如果它的初始状态为“1”态，触发器人保持“1”态不变。
3）
=1，
=1
假如在1）中
由“0”变为“1”（即除去负脉冲），或在2）中
由“0”变为“1”，这样，
=
=1，则触发器保持原状态不变。
这就是它具有存储或记忆功能。
4）
=0，
=0
当
端和
端同时加负脉冲时，两个“与非”门输出端都为“1”，这就达不到Q与
的状态应该相反的逻辑要求。
但当负脉冲除去后，触发器将由各种偶然因素决定其最终状态。
因此这种情况在使用中应该禁止出现。
可知，基本RS触发其由两个稳定状态，它可以直接置位或复位，并具有存储或记忆的功能。
在直接置位端加负脉冲（
=0）即可置位，在直接复位端加负脉冲（
=0）即可复位。
负脉冲除去以后，直接置位端和复位端都处于“1”态高电平（平时固定接高电平），此时触发器保持原状态不变，实现存储或记忆功能。
但是负脉冲不可同时加在直接置位端和直接复位端。
基本RS触发器的状态表见上图（c）。
上图（b）是基本RS触发器的图形符号，途中输入端引线上靠近方框的小圆圈是表示触发器用负脉冲“0电平”来置位或复位,即低电平有效，故用
和
表示。
上面介绍的基本触发器是各种双稳态触发器的共同部分。
一般触发器还有带有导引电路（或称控制电路）部分，通过它把输入信号引导到基本触发器。
二、同步触发器
实际工作中，触发器的工作状态不仅要由触发输入信号决定，而且要求按照一定的节拍工作。
为此，需要增加一个时钟控制端CP。
具有时钟脉冲控制的触发器称为时钟触发器，又称钟控触发器。
（1）同步RS触发器
1.电路及符号图
下图是同步RS触发器的逻辑图，其中，“与非”门G1和G2构成基本触发器，“与非”门G3和G4构成导引电路。
R和S是置“0”和置“1”信号的输入端。
C是时钟脉冲输入端。
控制触发器的翻转时刻，它是一种控制命令，通过导引电路来实现时钟脉冲对输入端R和S的控制。
和
时直接复位和直接置位端，就是不经过时钟脉冲C的控制可以对基本触发器置“0”或“1”。
一般用在工作之初，预先使触发器处于某一给定状态，在工作过程中不用它们。
不用时让它们处于“1”态（高电平）。
2．工作过程：
时钟脉冲（正脉冲）来到后，C端变为“1”,R和S的状态就起作用了。
如果此时S=1,R=0,则G3门输出将变为“0”，向G1们送去一个置“1”负脉冲，触发器的输出端Q将处于“1”态。
如果此时S=0,R=1,则G4门将向G2门送置“0”负脉冲，Q将处于“0”态。
如果此时S=R=0，则G3门和G4门均保持“1”态，不向基本触发器送负脉冲；在这种情况下，时钟脉冲过去之后的新状态和时钟脉冲来到以前的状态一样。
如果此时S=R=1，则G3和G4们都向基本触发器送负脉冲，使G1门和G2门输出端都为“1”，这违背了Q于
应该相反的逻辑要求。
当时钟脉冲过去以后，G1门和G2门的输出端哪一个将处于“1”态是不定的，这种不正常情况应该避免出现。
可见：
CP=0时，G3、G4被封锁，输入信号R、S不起作用。
基本RS触发器的输入均为1，触发器状态保持不变。
CP=1时，G3、G4解除封锁，将输入信号R和S取非后送至基本RS触发器的输入端。
下图是同步RS触发器的工作波形图，图中g3和g4是相应“与非”门G3和G4的输出端波形。
3.同步RS触发器的特性表与特性方程
特性方程指触发器次态与输入信号和电路原有状态之间的逻辑关系式。
（二）同步D触发器
特性方程：
Qn+1=D
符号图及特性表：
（三）同步JK触发器
特性方程：
符号图及特性表：
（四）同步触发器的特点：
1．同步触发器的触发方式为电平触发式
触发方式：
指时钟脉冲信号控制触发器工作的方式
电平触发有：
CP=1期间翻转的称正电平触发式；
CP=0期间翻转的称负电平触发式。
2．同步触发器的共同缺点是存在空翻
触发脉冲作用期间，输入信号发生多次变化时，触发器输出状态也相应发生多次变化的现象称为空翻。
空翻可导致电路工作失控。
16.3无空翻触发器
一、无空翻触发器的类型和工作特点
1．触发器：
工作特点：
CP=1期间，主触发器接收输入信号；CP=0期间，主触发器保持CP下降沿之前状态不变，而从触发器接受主触发器状态。
因此，主从触发器的状态只能在CP下降沿时刻翻转。
这种触发方式称为主从触发式。
2．边沿触发器：
工作特点：
只能在CP上升沿（或下降沿）时刻接收输入信号，因此，电路状态只能在CP上升沿（或下降沿）时刻翻转。
这种触发方式称为边沿触发式。
上述两种类型的触发器，都只能在CP边沿时刻翻转，因此都克服了空翻，可靠性和抗干扰能力强，应用范围广。
二、常用无空翻触发器
1．JK触发器
下图（a）是主从型JK触发器的逻辑图，它由两个“与非”门构成的同步RS
触发器组成，两者分别称为主触发器和从触发器。
此外，还通过一个“非”门将两个触发器联系起来。
这种就是触发器的主从型结构。
可知，主从型触发器在C=1时，把输入信号暂时存储在主触发器中，为从触发器翻转或保持原态做好准备；到C下跳为“0”时，存储的信号起作用，或者触发从触发器使之翻转，或者使之保持原态。
此外主从型触发器具有在C从“1”下跳为“0”时翻转的特点，也就是具有在时钟脉冲下降沿触发的特点。
下降沿触发的图形符号是在C输入端靠近方框处用一小圆圈表示[上图（b）]。
2．D触发器
维持阻塞型D触发器逻辑图如下图（a）所示。
它由六个“与非”门组成，其中G1,G2组成基本触发器，G3,G4组成时钟控制电路，G5,G6组成数据输入电路。
维持阻塞型D触发器具有在时钟脉冲上升沿触发的特点，其逻辑功能为：
输出端Q的状态随着输入端D的状态而变化，但总比输入端状态的变化晚一步，即某个时钟脉冲来到之后Q的状态和该脉冲来到之前D的状态一样。
1）D=0
当时钟脉冲来到之前，即C=0时，G3,G4和G6的输出均为“1”，G5因输入端全“1”而输出为“0”。
这时，触发器的状态不变。
当时钟脉冲从“0”上跳为“1”，即C=1时，G6,G5和G3的输出保持原状态未变，而G4因输入端全“1”其输出由“1”变为“0”。
这个负脉冲一方面使基本触发器置“0”，同时反馈到G6的输入端，使在C=1期间不论D作何变化，触发器保持“0”态不变（不会空翻）。
2）D=1
当C=0时，G3和G4的输出为“1”，G6的输出为“0”，G5的输出为“1”。
这时，触发器的状态不变。
当C=1时，G3的输出由“1”变为“0”。
这个负脉冲一方面使基本触发器置“1”，同时反馈到G4和G5的输入端，使在C=1期间不论D作何变化，只能改变G6的输出状态，而其他门均保持不变，即触发器保持“1”态不变。
其图形符号，状态表和工作波形图如上图（b）,（c）和（d）所示。
为了与下降沿触发相区别，在图形符号中时钟脉冲C输入端靠近方框处不加小圆圈。
16.4触发器的应用
一、触发器逻辑功能的转化
1.将JK触发器转换为D触发器
下图（a），当D=1,即J=1和K=0时，在C的下降沿触发器翻转为（或保持）“1”态；当D=0,即J=0和K=1时，在C的下降沿触发器翻转为（或保持）“0”态。
状态表如下图（b）所示。
2.将JK触发器转换为T触发器
如下图（a）所示，将J,K端联在一起，称为T端。
当T=0时，时钟脉冲作用后触发器状态不变；当T=1时，触发器具有计数逻辑功能，其状态表如下图（b）.
3.将D触发器转换为T′发器
如将D触发器的D端和
端相联，就转换为T′触发器，它的逻辑功能是每来一个时钟脉冲，翻转一次，具有计数功能。
二、触发器的应用与分析举例
16.5寄存器
寄存器用来暂时存放参与运算的数据和运算结果。
一个触发器只能寄存一位二进制数，要存多位数时，就得用多个触发器。
常用的有四位，八位，十六位等寄存器。
寄存器存放数码的方式有并行和串行两种。
并行存放就是数码各位从各对应位输入端同时输入到寄存器中，串行存放就是数从一个输入端逐位输入到寄存器中。
从寄存器取出数码的方式也有并行和串行两种。
串行方式是指被取出的数码在一个输出端逐位出现；并行方式是指被取出的数码各位在对应于各位的输出端上同时出现
寄存器常分为数码寄存器和移位寄存器两种，其区别在于有无移位的功能。
一、数码寄存器
这种寄存器只有寄存数码和清除原有数码的功能。
下图是一种四位数码寄存器。
设输入的二进制数为“1011”。
在“寄存指令“（正脉冲）来到之前，1－4四个“与非”门的输出全为“1”。
由于经过清零（复位），F0-F3四个由“与非”门构成的基本RS触发器全处于“0”态。
当“寄存指令”来到时，由于第一，二，四位数码输入为1，“与非“门4，2，1的输出均为”0“，即输出置”1“负脉冲，使触发器F3,F1,F0置”1“，而由于第三位数码输入位0，“与非”门3的输出仍为“1”，故F2的状态不变。
这样，就把数码存放进去。
若要取出时，可给“与非”门5－8“取出指令”（正脉冲）。
各位数码就在输出端Q0-Q3上取出。
在未给“取出指令”时，Q0-Q3端均为“0”。
下图是由D触发器（上升沿触发）组成的四位数码寄存器。
二、移位寄存器
移位寄存器不仅有存放数码而且有移位的功能。
移位就是每当来一个正脉冲（时钟脉冲），触发器的状态便向右或向左移一位，也就是指寄存的数码可以在移位脉冲的控制下依次进行移位。
下图是由JK触发器组成的四位移位寄存器
工作过程：
F0接成D触发器，数码由D端输入。
设寄存器的二进制数为“1011”，按移位脉冲（即时钟脉冲）的工作节拍从高位到低位依次串行送到D端。
工作之初先清零。
首先D=1，第一个移位脉冲的下降沿来到时使触发器F0翻转，Q0＝1，其他仍保持“0”态。
接着D=0，第二个移位脉冲的下降沿来到时使F0和F1同时翻转，由于F1的J端为1，F0的J端为0，所以Q1＝1，Q0＝0，Q2和Q3仍为“0”。
表22.2.1是其状态表，移位一次，存入一个新数码，直到第四个脉冲的下降沿来到时，存数结束。
这时，可以从四个触发器的Q端得到并行的数码输出。
如果再经过四个移位脉冲，则所存的“1011”逐位从Q3端串行输出。
下图是由维持阻塞型D触发器组成的四位移位寄存器。
它既可并行输入/串行输出，又可串行输入（输入端为D）/串行输出。
工作过程：
当工作于并行输入/串行输出时（串行输入端D为“0”），首先清零，使四个触发器的输出全为“0”。
再给“寄存指令”之前，G3-G0四个“与非”门的输出全为“1”。
当加上该指令时，并设并行输入的二进制数d3d2d1d0＝1011，于是G3,G1,G0输出置“1”负脉冲，使触发器F3,F1,F0的输出为“1”，G2和F2的输出未变。
这样，就把“1011”输入寄存器。
而后输入移位脉冲C，使d0，d1，d2，d3依次（从低位到高位）从Q0输出（右移），各个触发器的输出端均为恢复为“0”。
下图所示的是应用于加法器中的一种。
图中，Ⅰ，Ⅱ，Ⅲ是三个n位的移位寄存器，Ⅰ和Ⅱ是并行输入/串行输出，Ⅲ是串行输入/并行输出。
工作过程：
1）进行运算之前先将各个寄存器和进位D触发器清零。
2）给“寄存指令”（正脉冲），将加数A0-An-1和被加数B0-Bn-1分别送入寄存器Ⅰ和Ⅱ。
下
3）输入移位脉冲C，两个寄存器中的数码依次逐位右移（从低位到高位），并送入全加器中逐位相加。
16.6二进制计数器
由于双稳态触发器有“1“和”0“两个状态，所以一个触发器可以表示移位二进制数。
如果要表示n位二进制数，就得用n个触发器。
下表是四位二进制加法计数器的状态表，用四个双稳态触发器，它们具有计数功能：
计数脉冲数
二进制数
十进制数
Q3
Q2
Q1
Q0
0
0
0
0
0
0
1
0
0
0
1
1
2
0
0
1
0
2
3
0
0
1
1
3
4
0
1
0
0
4
5
0
1
0
1
5
6
0
1
1
0
6
7
0
1
1
1
7
8
1
0
0
0
8
9
1
0
0
1
9
10
1
0
1
0
10
11
1
0
1
1
11
12
1
1
0
0
12
13
1
1
0
1
13
14
1
1
1
0
14
15
1
1
1
1
15
16
0
0
0
0
0
由上表可见，每来一个计数脉冲，最低位触发器翻转一次；而高位触发器是在相邻得低位触发器从“1“变位”0“进位时翻转。
因此，可用四个主从型JK触发器来组成四位异步二进制加法计数器，如图22.3.所示。
每个触发器的J,K端悬空，相当于”1“，故具有计数功能。
触发器的进位脉冲从Q端输出送到相邻高位触发器的C端，这符合主从型触发器在输入正脉冲的下降沿触发的特点。
图22.3.2是它的工作波形图。
由于计数脉冲不是同时加到各位触发器的C端，而只加到最低位触发器，其他各位触发器则由相邻低位触发器输出的进位脉冲来触发，因此它们状态的变化有先有后，是异步的，称为异步加法计数器。
工作波形如下：
16.7同步时序逻辑电路的分析方法
基本步骤：
1.根据给定的电路，写出它的输出方程和驱动方程，并求状态方程。
输出方程：
时序电路的输出逻辑表达式。
驱动方程：
各触发器输入信号的逻辑表达式。
状态方程：
将驱动方程代入相应触发器的特性方程中所得到的方程
2.列状态转换真值表。
简称状态转换表，是反映电路状态转换的规律与条件的表格。
方法：
将电路现态的各种取值代入状态方程和输出方程进行计算，求出相应的次态和输出，从而列出状态转换表。
如现态起始值已给定，则从给定值开始计算。
如没有给定，则可设定一个现态起始值依次进行计算。
3.分析逻辑功能。
根据状态转换真值表来说明电路逻辑功能。
4．画状态转换图和时序图
状态转换图：
用圆圈及其内的标注表示电路的所有稳态，用箭头表示状态转换的方向，箭头旁的标注表示状态转换的条件，从而得到的状态转换示意图。
时序图：
在时钟脉冲CP作用下，各触发器状态变化的波形图。
[例]试分析图示电路的逻辑功能，并画出状态转换图和时序图。
解：
这是时钟CP下降沿触发的同步时序电路，
1.写方程式
输出方程：
Y=Q2nQ0n
J2=Q1nQ0n，
驱动方程：
状态方程：
2.列状态转换真值表
3.逻辑功能说明
该电路能对CP脉冲进行六进制计数，并在Y端输出脉冲下降沿作为进位输出信号。
故为六进制计数器。
4.画状态转换图和时序图
升级会员 