引脚功能表52255Pin Functions by Primary and Alternate Purpose.docx

引脚功能表52255Pin Functions by Primary and Alternate Purpose.docx

《引脚功能表52255Pin Functions by Primary and Alternate Purpose.docx》由会员分享，可在线阅读，更多相关《引脚功能表52255Pin Functions by Primary and Alternate Purpose.docx（17页珍藏版）》请在冰豆网上搜索。

引脚功能表52255PinFunctionsbyPrimaryandAlternatePurpose

Table2-1.PinFunctionsbyPrimaryandAlternatePurpose

引脚组

第一

功能

第二

功能

第三

功能

第四

功能

80引脚LQFP封装

ADC

AN7

—

—

PAN[7]

64

AN6

—

—

PAN[6]

63

AN5

—

—

PAN[5]

62

AN4

—

—

PAN[4]

61

AN3

—

—

PAN[3]

65

AN2

—

—

PAN[2]

66

AN1

—

—

PAN[1]

67

AN0

—

—

PAN[0]

68

SYNCA

CANTX4

FEC_MDIO

PAS[3]

20

SYNCB

CANRX4

FEC_MDC

PAS[2]

19

VDDA

—

—

—

69

VSSA

—

—

—

72

VRH

—

—

—

70

VRL

—

—

—

71

时钟

产生

EXTAL

—

—

—

36

XTAL

—

—

—

37

VDDPLL5

—

—

—

33

VSSPLL

—

—

—

35

调试

数据

ALLPST

—

—

—

7

以太网

LED

ACTLED

—

—

PLD[0]

60

COLLED

—

—

PLD[4]

42

DUPLED

—

—

PLD[3]

43

LNKLED

—

—

PLD[1]

59

SPDLED

—

—

PLD[2]

57

VDDR

—

—

—

58

以太网

PHY

PHY_RBIAS

—

—

—

46

PHY_RXN

—

—

—

54

PHY_RXP

—

—

—

53

PHY_TXN

—

—

—

51

PHY_TXP

—

—

—

50

PHY_VDDA5

—

—

—

48

PHY_VDDRX5

—

—

—

55

PHY_VDDTX5

—

—

—

49

PHY_VSSA

—

—

—

47

PHY_VSSRX

—

—

—

56

PHY_VSSTX

—

—

—

52

I2C

SCL

CANTX4

UTXD2

PAS[0]

79

SDA

CANRX4

URXD2

PAS[1]

80

中断3

IRQ11

—

—

PGP[3]

41

IRQ7

—

—

PNQ[7]

40

IRQ4

—

—

PNQ[4]

29

IRQ1

SYNCA

PWM1

PNQ[1]

39

JTAG/BDM

JTAG_EN

—

—

—

12

TCLK/PSTCLK

CLKOUT

—

—

1

TDI/DSI

—

—

—

4

TDO/DSO

—

—

—

5

TMS

/BKPT

—

—

—

2

TRST

/DSCLK

—

—

—

6

模式

选择

RCON/EZPCS

—

—

—

3

QSPI3

QSPI_DIN/EZPD

CANRX4

URXD1

PQS[1]

25

QSPI_DOUT/EZPQ

CANTX4

UTXD1

PQS[0]

26

QSPI_CLK/EZPCK

SCL

URTS1

PQS[2]

27

QSPI_CS0

SDA

UCTS1

PQS[3]

28

复位9

RSTI

—

—

—

32

RSTO

—

—

—

34

Test

TEST

—

—

—

38

定时器,

16位3

GPT3

FEC_TXD[3]

PWM7

PTA[3]

75

GPT2

FEC_TXD[2]

PWM5

PTA[2]

76

GPT1

FEC_TXD[1]

PWM3

PTA[1]

77

GPT0

FEC_TXER

PWM1

PTA[0]

78

定时器,

32位

DTIN3

DTOUT3

PWM6

PTC[3]

14

DTIN2

DTOUT2

PWM4

PTC[2]

13

DTIN1

DTOUT1

PWM2

PTC[1]

9

DTIN0

DTOUT0

PWM0

PTC[0]

8

UART03

UCTS0

CANRX4

FEC_RXCLK

PUA[3]

18

URTS0

CANTX4

FEC_RXDV

PUA[2]

17

URXD0

—

FEC_RXD[0]

PUA[1]

21

UTXD0

—

FEC_CRS

PUA[0]

22

UART13

UCTS1

SYNCA

URXD2

PUB[3]

16

URTS1

SYNCB

UTXD2

PUB[2]

15

URXD1

—

FEC_TXD[0]

PUB[1]

23

UTXD1

—

FEC_COL

PUB[0]

24

FlexCAN

SYNCA

CANTX4

FEC_MDIO

PAS[3]

20

SYNCB

CANRX4

FEC_MDC

PAS[2]

19

VDD5,11

VDD

—

—

—

45,74

VDDX

VDDX

—

—

—

10,31

VSS

VSS

—

—

—

44,73

VSSX

VSSX

—

—

—

11,30

Table2-1.PinFunctionsbyPrimaryandAlternatePurpose（continued）

Table2-1.PinFunctionsbyPrimaryandAlternatePurpose（continued）

Table2-1.PinFunctionsbyPrimaryandAlternatePurpose（continued）

Table2-1.PinFunctionsbyPrimaryandAlternatePurpose（continued）

1ThePDSRandPSSRregistersaredescribedinChapter14,“GeneralPurposeI/OModule.Allprogrammablesignalsdefaultto2mAdriveinnormal

（single-chip）mode.

2Allsignalshaveapull-upinGPIOmode.

3TheuseofanexternalPHYlimitsADC,interrupt,andQSPIfunctionality,anddisablestheUART0/1andtimerpins.

4ThemultiplexedCANTXandCANRXsignalsdonothavededicatedpins,butareavailableasmuxedreplacementsforothersignals.

5TheVDD1,VDD2,VDDPLLandPHY_VDDpinsarefordecouplingonly,andshouldNOThavepowerdirectlyappliedtothem.

6ForprimaryandGPIOfunctionsonly.

7OnlywhenJTAGmodeisenabled.

8ForsecondaryandGPIOfunctionsonly.

9RSTIhasaninternalpull-upresistor;however,theuseofanexternalresistorisverystronglyrecommended.

10ForGPIOfunction.PrimaryFunctionhaspull-upcontrolwithintheGPTmodule.

11Thislistforpowerandgrounddoesnotincludethosededicatedpower/groundpinsincludedelsewhere,e.g.intheEthernetPHY.

表2-4MC9S12DG128（112脚）MCU最小系统支撑引脚分类

类型

名称

引脚号

说明

电源

VDDX、VSSX

107、106

I/O的外部电源

VDDR、VSSR

41、40

I/O和内部电压调节模块的外部电源

VDD1、VSS1、VDD2、VSS2

13~14、65~66

MCU的电源

VDDA、VSSA

83、86

电压调节及内部A/D转换的电源

VRH、VRL

84、85

AD转换的参考电压端

VDDPLL、VSSPLL

43、45

PLL的电源供给端

VREGEN

97

片内电压调节模块的使能端

控制

42

复位引脚（有内部上拉）

BKGD/MODC/

23

背景调试引脚（内部上拉）

其他

XFC

44

PLL的外部滤波电容连接脚

EXTAL、XTAL

46、47

片内振荡器引脚

表2-3MC9S12DG128（112脚）I/O类引脚分类

I/O口名

引脚

第一

功能

第二

功能

第三

功能

说明

A模拟量输入

ATD1

82

普

通

输

入

口

ADT1输入引脚

ADT1外部触发输入脚

80、78、76、74、

72、70、68

ATD0

81

ADT0输入引脚

ADT0外部触发输入脚

79、77、75、73、71、69、67

A口

64~57

通

用

I/O

口

宽总线模式下，多路复用外部地址和数据线

B口

31~24

E口

36

总线模式下当前总线是否处于空闲周期

晶振选择

37，38

MCU工作模式的选择

指令队列跟踪信号引脚

内部下拉

39

非正常单片模式，内总线时钟外部连接引脚

53

低字节选通

引脚

54

外部读/写功能引脚;

内部

上拉

55、56

外部中断输入脚,

H口

32～35

中断输入引脚

49~52

串行外围接口（SPI1）

J口

98

CAN4的发送数据的输出引脚

IIC模块的串行时钟引脚

99

21、22

KWJ1、KWJ0

PJ1、PJ0

K口

108

仿真芯片选择

输出引脚

决定MISC寄存器ROMON位值

内部

上拉

19、20、5～8

总线模下外部

总线扩展地址

M口

87、88

Byteflight

100,101

SPI0

CAN/BDLC

102～105

P口

109～112、

中断输入引脚

PWM模块

1～4

SPI1

S口

93~96

SPI0

89~92

SCI

T口

15~18、9～12

定时器模块

备注：

若引脚没有使用，用户必须将其设置为输入，并使其带上拉电阻，避免消耗过量电流